| 講演名 | 1996/3/7 マルチGbit/s高速低電カバイポーラスタンダードセルLSI設計法 小池 恵一, 川合 健治, 小野沢 晃, 武井 雄一郎, 小林 由治, 市野 晴彦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 低電力でGbit/s動作を行うLSIの実現が可能なSiバイポーラスタンダードセルの設計手法について述べる。 Gbit/sの高速動作を達成するため、差動クロック専用のセル内のチャネル領域、差動配線が互いに等長・等負荷となるよう引かれる差動クロック分配法、パフォーマンスドリプンレイアウト、および高精度の静的タイミング解析をもとにしたバックアノテーションを特徴とする。また低電力化技術として、回路の高速性能を損なわずに各セルの電流を最小化して電力を最適化するCAD手法を導入している. 本設計法による5.6kゲートのSDH信号処理LSIはわずか3.9Wの低電カで1.6Gbit/sの高速動作を得ており、高速かつ低電力のLSI設計に対する有効性を実証している。 |
| 抄録(英) | A low-power Si bipolar standard cell LSI design methodology for Gbit/s signal processing is described. In order to obtain high-speed operation, it features a pair of differential clock channels inside cells, differential clock distribution with the placement of differential wires of equal length arid load, a performance-driven layout, and a highly accurate static timing analysis. A CAD-based optimization technology for power dissipation makes cell currents minimum while maintaining the circuit speed. A 5.6k gate SDH signal-processing LSI operating at 1.6 Gbit/s with only 3.9 W power consumption demonstrates the effectiveness of this design method. |
| キーワード(和) | Siバイポーラ / 標準セル / クロック分配 / クロックスキュー / 低電力化 / SDH信号処理 |
| キーワード(英) | Si bipolar / standard cell / clock distribution / clock skew / low power / SDH signal processing |
| 資料番号 | VLD95-141,ICD95-241 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/3/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチGbit/s高速低電カバイポーラスタンダードセルLSI設計法 |
| サブタイトル（和） | |
| タイトル（英） | High-speed Low-power Bipolar Standard Cell Design Methodology or Multi-Gbit/s Signal Processing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Siバイポーラ / Si bipolar |
| キーワード(2)（和/英） | 標準セル / standard cell |
| キーワード(3)（和/英） | クロック分配 / clock distribution |
| キーワード(4)（和/英） | クロックスキュー / clock skew |
| キーワード(5)（和/英） | 低電力化 / low power |
| キーワード(6)（和/英） | SDH信号処理 / SDH signal processing |
| 第 1 著者 氏名（和/英） | 小池 恵一 / Keiichi KOIKE |
| 第 1 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 2 著者 氏名（和/英） | 川合 健治 / Kenji KAWAI |
| 第 2 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 3 著者 氏名（和/英） | 小野沢 晃 / Akira ONOZAWA |
| 第 3 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 4 著者 氏名（和/英） | 武井 雄一郎 / Yuichiro TAKEI |
| 第 4 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 5 著者 氏名（和/英） | 小林 由治 / Yoshiji KOBAYASHI |
| 第 5 著者 所属（和/英） | NTTエレクトロニクステクノロジー NTT Electronics Technology |
| 第 6 著者 氏名（和/英） | 市野 晴彦 / Haruhiko ICHINO |
| 第 6 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 発表年月日 | 1996/3/7 |
| 資料番号 | VLD95-141,ICD95-241 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 561 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |