| 講演名 | 1996/3/7 ビットシリアル信号処理並列プロセッサのアーキテクチャ設計 清水頭 武信, 斎藤 雅博, 太田 章久, 國枝 博昭, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本研究では, 信号処理プロセッサの設計において, ビットシリアルデータフォーマットの採用による演算回路自体の高速化と, MIMD型マルチプロセッサでの並列化を組み合わせて, 複雑な処理に対する高速並列演算を可能とするアーキテクチャを設計した. 機能レベルでプロセッサアレーと命令セットの設計を行なった. 制御方式として局所間で通信命令によりプロセッサ間の実行シーケンスの整合をとる方式と, 資源競合関係とデータ依存関係を自律的に判断して命令発行タイミングを決定する方式の, 2つの局所分散制御方式を提案する. 回路に関しては高速化を意図してダイナミック論理で設計し, トランジスタレベルでのフルカスタムレイアウトを行なった. |
| 抄録(英) | In this paper, we present an architecture which enables high-speed operation for complex processing. We use bit-serial data format for performance improvement of operation unit, and use MIMD-multiprocessor for parallelization to achieve high efficiency. We design the processor array and the instruction set in functional level. We suggest two local control scheme . The first way is to match execution sequences locally by communication instructions between processors. Another one is to decide a timing of the instruction issue autonomously by judging conflict of resource and data dependency. We design transistor level circuit in full-custom way by using dynamic logic. |
| キーワード(和) | ビットシリアル / MIMD |
| キーワード(英) | bit-serial / MIMD |
| 資料番号 | VLD95-139,ICD95-239 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/3/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ビットシリアル信号処理並列プロセッサのアーキテクチャ設計 |
| サブタイトル（和） | |
| タイトル（英） | Architecture design of bit-serial digital signal processing parallel processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ビットシリアル / bit-serial |
| キーワード(2)（和/英） | MIMD / MIMD |
| 第 1 著者 氏名（和/英） | 清水頭 武信 / Takenobu Shimizugashira |
| 第 1 著者 所属（和/英） | 東京工業大学 工学部 電気・電子工学科 Dept. of Electrical and Electronic Engineering, Faculty of Eng., Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 斎藤 雅博 / Masahiro Saitoh |
| 第 2 著者 所属（和/英） | 東京工業大学 工学部 電気・電子工学科 Dept. of Electrical and Electronic Engineering, Faculty of Eng., Tokyo Institute of Technology |
| 第 3 著者 氏名（和/英） | 太田 章久 / Akihisa Ohta |
| 第 3 著者 所属（和/英） | 東京工業大学 工学部 電気・電子工学科 Dept. of Electrical and Electronic Engineering, Faculty of Eng., Tokyo Institute of Technology |
| 第 4 著者 氏名（和/英） | 國枝 博昭 / Hiroaki Kunieda |
| 第 4 著者 所属（和/英） | 東京工業大学 工学部 電気・電子工学科 Dept. of Electrical and Electronic Engineering, Faculty of Eng., Tokyo Institute of Technology |
| 発表年月日 | 1996/3/7 |
| 資料番号 | VLD95-139,ICD95-239 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 561 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |