| 講演名 | 1996/3/7 アレー型アーキテクチャ信号処理システムの高位合成 岩田 正, 伊藤 和人, 國枝 博昭, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 複数プロセッサをアレー状に接続したアレー型アーキテクチャの信号処理システムの高位合成では、信号処理アルゴリズム内の演算を実行するプロセッサ位置とプロセッサ間通信の時刻と時間を考慮したスケジューリングが重要である。本研究では、所定のアレー構造の信号処理システム上で、与えられた信号処理アルゴリズムを最短の繰り返し周期とレイテンシで実行するスケジュールを整数線形計画法を用いて求める手法を提案する。また、大規模信号処理アルゴリズムの場合にも最適性を損なわずに実用的な時間でスケジュール導出するスケジューリングアルゴリズムを提案する。 |
| 抄録(英) | In high-level synthesis for digital signal processing systems of array structured architecture, the most important procedure is scheduling by taking into account the allocation of operations to processors and the communication time between processors. In this paper we propose a scheduling method which derives an optimal schedule of a given signal processing algorithm achieving the minimum iteration period and latency for a specified processor array by using integer linear programming. Furthermore, we improve the scheduling method so that it can be applied to large scale signal processing algorithms without degrading the schedule optimality. |
| キーワード(和) | 高位合成 / プロセッサアレー / スケジューリング / 整数線形計画法 |
| キーワード(英) | high-level synthesis / processer array / scheduling / integer linear programming |
| 資料番号 | VLD95-138,ICD95-238 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/3/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アレー型アーキテクチャ信号処理システムの高位合成 |
| サブタイトル（和） | |
| タイトル（英） | High-Level Synthesis for Array Architecture Digital Signal Processing Systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / high-level synthesis |
| キーワード(2)（和/英） | プロセッサアレー / processer array |
| キーワード(3)（和/英） | スケジューリング / scheduling |
| キーワード(4)（和/英） | 整数線形計画法 / integer linear programming |
| 第 1 著者 氏名（和/英） | 岩田 正 / Tadashi Iwata |
| 第 1 著者 所属（和/英） | 東京工業大学 電気・電子工学科 Dept. of Elec. and Elect. Eng. Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 伊藤 和人 / Kazuhito Ito |
| 第 2 著者 所属（和/英） | 埼玉大学 電気電子システム工学科 Dept. of Elec. and Elect. Syst. Eng. Saitama University |
| 第 3 著者 氏名（和/英） | 國枝 博昭 / Hiroaki Kunieda |
| 第 3 著者 所属（和/英） | 東京工業大学 電気・電子工学科 Dept. of Elec. and Elect. Eng. Tokyo Institute of Technology |
| 発表年月日 | 1996/3/7 |
| 資料番号 | VLD95-138,ICD95-238 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 561 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |