| 講演名 | 1996/3/7 ASIPデータパス合成におけるマイクロ操作レベルの最適化手法 張 敬植, 国枝 博昭, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では、ASIPデータパス合成におけるマイクロ操作レベルでの最適なトポロジー合成手法を提案する。データパス合成の中の構成資源の接続形態の合成問題に対する最適化手法を示している。トポロジー合成はそのRTL資源の配置とその間の接続形態で構成されるが, 与えられた命令例に対するハードウェア資源の利用度および接続関係も考慮した最適法になっている。実験の結果、提案された合成手法の妥当性を検証している。 |
| 抄録(英) | This paper presents a systematic method which synthesizes micro-aeration(MOP) level optimal datapath for Application Specific instruction-Set Processor (ASIP). Datapath synthesis is viewed as the topology generation problem. The topology of datapath consists of the arrangement of components and the connection geometry between components. In order to synthesis more realistic datapath topology, we must consider connection geometry as well as the miximum utilization of resource. The feasibility of the proposed synthesis method is verified with an experimental instruction sequence. |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | VLD95-137,ICD95-237 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/3/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | ASIPデータパス合成におけるマイクロ操作レベルの最適化手法 |
| サブタイトル（和） | |
| タイトル（英） | Micro-Operation Level Optimal Datapath Synthesis for Application Specific Instruction-Set Processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 張 敬植 / Kyung-Sik Jang |
| 第 1 著者 所属（和/英） | 東京工業大学 電気電子工学科 Department of Electrical and Electronic Engineering, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 国枝 博昭 / Hiroaki Kunieda |
| 第 2 著者 所属（和/英） | 東京工業大学 電気電子工学科 Department of Electrical and Electronic Engineering, Tokyo Institute of Technology |
| 発表年月日 | 1996/3/7 |
| 資料番号 | VLD95-137,ICD95-237 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 561 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |