講演名 | 1996/3/7 演算器共有・選択を考慮したパイプラインデータパスの合成手法 古沢 慎也, モシニャガ ワシリー, 小野寺 秀俊, 田丸 啓吉, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 同じ演算を行うモジュールでも遅延時間や面積が異なるものが多数存在する。クリティカルパスの演算には速いモジュール, それ以外には遅くて小さなモジュールを用いることによって, 全体の面積を小さくすることができる。また, 各演算を別々の演算器で実現すると, リソース数が非常に多くなる。スケジューリングをうまく行うことによって, リソースを共有することができ, 全体として面積の削減が可能である。リソースの共有によって最大で60%の面槽削減効果が実験によって確認された。 |
抄録(英) | Due to the use of multiple module implementations in the design libraries, assignment of different modules to critical and non-critical path operators provides significant design cost reduction. On the other hand, allocation of similar operators to various modules restricts the resource sharing capability and hence might result in inefficient design. This paper presents a novel approach that combines module selection and resource sharing phases for synthesis of pipelined data-paths. Experimental results on several benchmarks demonstrate that such formulation is very efficient and ensures up to 60% resuction in design area. |
キーワード(和) | モジユールセレクション / リソースシェアリング / パイプライン |
キーワード(英) | module selection / resource sharing / pipeline / scheduling / allocation |
資料番号 | VLD95-135,ICD95-235 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 1996/3/7(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 演算器共有・選択を考慮したパイプラインデータパスの合成手法 |
サブタイトル(和) | |
タイトル(英) | An Algorithm for Combined Module Selection and Resource Sharing in Pipelined Data-Path Synthesis |
サブタイトル(和) | |
キーワード(1)(和/英) | モジユールセレクション / module selection |
キーワード(2)(和/英) | リソースシェアリング / resource sharing |
キーワード(3)(和/英) | パイプライン / pipeline |
第 1 著者 氏名(和/英) | 古沢 慎也 / Shin-ya Furusawa |
第 1 著者 所属(和/英) | 京都大学大学院工学研究科電子工学専攻 Department of Electronics, Faculty of Engineering, Kyoto University |
第 2 著者 氏名(和/英) | モシニャガ ワシリー / Vasily Moshnyaga |
第 2 著者 所属(和/英) | 京都大学大学院工学研究科電子工学専攻 Department of Electronics, Faculty of Engineering, Kyoto University |
第 3 著者 氏名(和/英) | 小野寺 秀俊 / Hidetosi Onodera |
第 3 著者 所属(和/英) | 京都大学大学院工学研究科電子工学専攻 Department of Electronics, Faculty of Engineering, Kyoto University |
第 4 著者 氏名(和/英) | 田丸 啓吉 / Keikichi Tamaru |
第 4 著者 所属(和/英) | 京都大学大学院工学研究科電子工学専攻 Department of Electronics, Faculty of Engineering, Kyoto University |
発表年月日 | 1996/3/7 |
資料番号 | VLD95-135,ICD95-235 |
巻番号(vol) | vol.95 |
号番号(no) | 561 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |