講演名 | 1996/3/7 LSI機能検証パタンの品質評価ツール 青木 孝, 鳥山 朋二, 石川 啓二, 深見 健之助, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 機能検証パタンの新しい品質評価方法について報告する。設計対象のHDL記述に含まれる条件分岐のテストパタンによる網羅率を測定する方法を考案し、PARTHENON[1]システムにプロトタイプツールとして組み込んでその有効性を確認した。従来実施されてきた設計者の経験から勘によって設計したテストパタンの品質を、実際の設計事例を用いて評価してみると、平均13%の未検証箇所を残していることが明らかとなった。さらに、ツールの示す解析情報によって特定した未検証の設計箇所から論理設計バグを発見することができた。 |
抄録(英) | A prototype tool is developed for measuring the quality of test patterns for simulation to verify LSI functional designs. The tool is able to count activated conditional branches and evaluate the branch pass index of test patterns. The branch pass index indicates the ratio of the number of conditional branches validated by the pattern to the total number of conditional branches in a design. We have developed the prototype tool for RARTHENON [1]. The tool prints out branch identification names not examined by the test pattern. In using the tool for experimental designs, it helped designers to significantly improve pattern quality if a branch pass index of 100% for LSI verification patterns was not achieved. Only about 30 seconds of the processing time was required for a 1000 sentence module. Bugs can often be found in designs with little effort. |
キーワード(和) | 機能設計 / 機能検証 / テストパタン / 品質評価 / カバレッジ / 条件分岐 |
キーワード(英) | functional design / functional verification / test pattern / coverage / conditional branch |
資料番号 | VLD95-132,ICD95-232 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 1996/3/7(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | LSI機能検証パタンの品質評価ツール |
サブタイトル(和) | |
タイトル(英) | A Tool for Measuring Quality of Test Pattern for LSIs' Functional Design |
サブタイトル(和) | |
キーワード(1)(和/英) | 機能設計 / functional design |
キーワード(2)(和/英) | 機能検証 / functional verification |
キーワード(3)(和/英) | テストパタン / test pattern |
キーワード(4)(和/英) | 品質評価 / coverage |
キーワード(5)(和/英) | カバレッジ / conditional branch |
キーワード(6)(和/英) | 条件分岐 |
第 1 著者 氏名(和/英) | 青木 孝 / Takashi Aoki |
第 1 著者 所属(和/英) | NTT LSI研究所 NTT LSI Laboratories |
第 2 著者 氏名(和/英) | 鳥山 朋二 / Tomoji Toriyama |
第 2 著者 所属(和/英) | NTT LSI研究所 NTT LSI Laboratories |
第 3 著者 氏名(和/英) | 石川 啓二 / Keiji Ishikawa |
第 3 著者 所属(和/英) | NTT LSI研究所 NTT LSI Laboratories |
第 4 著者 氏名(和/英) | 深見 健之助 / Kennosuke Fukami |
第 4 著者 所属(和/英) | NTT LSI研究所 NTT LSI Laboratories |
発表年月日 | 1996/3/7 |
資料番号 | VLD95-132,ICD95-232 |
巻番号(vol) | vol.95 |
号番号(no) | 561 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |