| 講演名 | 1995/9/14 ユーザーフレンドリーなGUIを有する3次元配線容量/電流密度シミュレーションシステムの開発 向井 幹雄, 巽 孝明, 中内 庸雅, 小林 岳史, 小山 一英, 小松 康俊, Bauer R., Rieger G., Selberherr S., |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 今日のLSIの微細化に伴い、高密度配線を実現するためにはLSI設計時に配線容量を正確に見積もったり、また配線のコンタクトやビアホールにおける信頼性確保のために電流密度を正確に見積もることが不可欠である。これを可能とするために非常に使い安いGUIを有する3次元配線容量/電流密度シミュレーションシステムを開発した。これにより、ユーザーはスクリーン上でインタラクティブに3次元データを表示させながら配線データを簡単に入力作成できる。このユーザーフレンドリーなシステムにより入力工数が従来に比べて数パーセントに短縮できた。さらにこのシステムは入力の複雑さの為に取扱いが従来不可能であった複雑な構造の入力及びシミュレーションを可能とした。 |
| 抄録(英) | For the realization of today's wiring miniaturization, it is necessary to take into account the interconnect wiring capacitance for LSI designing and the current density distribution in a line or contact/via holes to achieve reliability. This system enables users to construct wiring data, displaying 3-dimensional graphics on the screen, interactively. Due to this interface with easy and flexible operation capability, TAT has been reduced to a few percent compared to the original. Furthermore, this system can also be applied to the wirings of complex structures, for which until now it was almost impossible to simulate due to the huge amount of tedious data input work required. |
| キーワード(和) | 3次元 / 容量 / 電流密度 / 信頼性 / シミュレーション / GUI |
| キーワード(英) | three-dimensional / capacitance / current density / reliability / simulation / GUI |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1995/9/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | ユーザーフレンドリーなGUIを有する3次元配線容量/電流密度シミュレーションシステムの開発 |
| サブタイトル（和） | |
| タイトル（英） | The Simulation System for Three-Dimensional Capacitance and Current Density Calculation with a User Friendly GUI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 3次元 / three-dimensional |
| キーワード(2)（和/英） | 容量 / capacitance |
| キーワード(3)（和/英） | 電流密度 / current density |
| キーワード(4)（和/英） | 信頼性 / reliability |
| キーワード(5)（和/英） | シミュレーション / simulation |
| キーワード(6)（和/英） | GUI / GUI |
| 第 1 著者 氏名（和/英） | 向井 幹雄 / M. Mukai |
| 第 1 著者 所属（和/英） | ソニー(株)、SC・超LSI研究所 ULSI R&D Laboratories, Sony Corporation |
| 第 2 著者 氏名（和/英） | 巽 孝明 / T. Tatsumi |
| 第 2 著者 所属（和/英） | ソニー(株)、SC・超LSI研究所 ULSI R&D Laboratories, Sony Corporation |
| 第 3 著者 氏名（和/英） | 中内 庸雅 / N. Nakauchi |
| 第 3 著者 所属（和/英） | ソニー(株)、SC・超LSI研究所 ULSI R&D Laboratories, Sony Corporation |
| 第 4 著者 氏名（和/英） | 小林 岳史 / T. Kobayashi |
| 第 4 著者 所属（和/英） | ソニー(株)、SC・超LSI研究所 ULSI R&D Laboratories, Sony Corporation |
| 第 5 著者 氏名（和/英） | 小山 一英 / K. Koyama |
| 第 5 著者 所属（和/英） | ソニー(株)、SC・超LSI研究所 ULSI R&D Laboratories, Sony Corporation |
| 第 6 著者 氏名（和/英） | 小松 康俊 / Y. Komatsu |
| 第 6 著者 所属（和/英） | ソニー(株)、SC・超LSI研究所 ULSI R&D Laboratories, Sony Corporation |
| 第 7 著者 氏名（和/英） | Bauer R. / R. Bauer |
| 第 7 著者 所属（和/英） | Institute for Microelectronics, TU Vienna Institute for Microelectronics, TU Vienna |
| 第 8 著者 氏名（和/英） | Rieger G. / G. Rieger |
| 第 8 著者 所属（和/英） | Institute for Microelectronics, TU Vienna Institute for Microelectronics, TU Vienna |
| 第 9 著者 氏名（和/英） | Selberherr S. / S. Selberherr |
| 第 9 著者 所属（和/英） | Institute for Microelectronics, TU Vienna Institute for Microelectronics, TU Vienna |
| 発表年月日 | 1995/9/14 |
| 資料番号 | |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 231 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |