講演名 1995/9/14
インバースモデリング技術を用いたMOSFETチャネルプロファイル抽出法の検討
林 洋一, 黒田 茂樹, 甲斐 和彦, 劉 国林, 福田 浩一, 西 謙二,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) しきい電圧とその基板バイアス効果から不純物プロファイルを決定するインバースモデリング技術を用いて、深さ方向のMOSFETチャネルプロファイルを抽出した。特に、本手法を用いて得られたプロファイルの一意性についてシミュレーションにより検証した。結果として、基板バイアスにより空乏層が変化する範囲では、プロファイルを一意に決定できることがわかった。応用例として、本手法を実デバイスに適用した結果、実測値と良く一致した。また、本手法を埋込みチャネルMOSFETのプロファイル抽出に適用し妥当な結果が得られた。
抄録(英) We report an efficient extraction method for MOSFET channel doping profile in the depth direction, using an inverse modeling technique in which the profile is determined by fitting simulated threshold voltage with its body effect to experiments. The uniqueness of extracted profile obtained by our method is investigated in the simulation. We have found that the doping profile is uniquely determined in the region where the depletion region changes with the increase of the back bias even if the initial profile is assumed to take an arbitrary form. The present method is applied to an actual nMOSFET and a buried channel pMOSFET. Simulated subthrethold I-V characteristics are in excellent agreement with experiments, which indicate clearly the usefulness of the proposed method.
キーワード(和) インバースモデリング / チャネルプロファイル抽出 / しきい電圧 / 基板バイアス効果
キーワード(英) Inverse Modering / Channel Doping Profile Extraction / Threshold Voltage / Body Effect
資料番号
発行日

研究会情報
研究会 VLD
開催期間 1995/9/14(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) インバースモデリング技術を用いたMOSFETチャネルプロファイル抽出法の検討
サブタイトル(和)
タイトル(英) An Efficient Extraction Method of MOSFET Channel Doping Profile Using Inverse Modeling Technique
サブタイトル(和)
キーワード(1)(和/英) インバースモデリング / Inverse Modering
キーワード(2)(和/英) チャネルプロファイル抽出 / Channel Doping Profile Extraction
キーワード(3)(和/英) しきい電圧 / Threshold Voltage
キーワード(4)(和/英) 基板バイアス効果 / Body Effect
第 1 著者 氏名(和/英) 林 洋一 / Hirokazu Hayashi
第 1 著者 所属(和/英) 沖電気工業(株)超LSI研究開発センタ
VLSI R&D Center, Oki Electric Industry Co., Ltd.
第 2 著者 氏名(和/英) 黒田 茂樹 / Shigeki Kuroda
第 2 著者 所属(和/英) 沖電気工業(株)超LSI研究開発センタ
VLSI R&D Center, Oki Electric Industry Co., Ltd.
第 3 著者 氏名(和/英) 甲斐 和彦 / Kazuhiko Kai
第 3 著者 所属(和/英) 沖電気工業(株)超LSI研究開発センタ
VLSI R&D Center, Oki Electric Industry Co., Ltd.
第 4 著者 氏名(和/英) 劉 国林 / Guo-Lin Liu
第 4 著者 所属(和/英) 沖電気工業(株)超LSI研究開発センタ
VLSI R&D Center, Oki Electric Industry Co., Ltd.
第 5 著者 氏名(和/英) 福田 浩一 / Koichi Fukuda
第 5 著者 所属(和/英) 沖電気工業(株)超LSI研究開発センタ
VLSI R&D Center, Oki Electric Industry Co., Ltd.
第 6 著者 氏名(和/英) 西 謙二 / Kenji Nishi
第 6 著者 所属(和/英) 沖電気工業(株)超LSI研究開発センタ
VLSI R&D Center, Oki Electric Industry Co., Ltd.
発表年月日 1995/9/14
資料番号
巻番号(vol) vol.95
号番号(no) 231
ページ範囲 pp.-
ページ数 6
発行日