講演名 | 1995/7/21 複数信号からの含意を用いた多段論理回路最小化手法 湯口 雅之, 中村 祐一, 若林 一敏, 藤田 友之, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では、高速かつ高性能な大規模多段論理回路の最小化手法を提案する。本手法は、複数の信号からの含意とそれらの含意間の関係を用いた冗長回路の付加・除去を行い、回路を最小化することを特徴としている。推移含意グラフを導入することにより、含意および含意間の関係を効率良く保持することが可能となった。また、大規模回路における実験結果により、本手法の高性能および高速性を実証した。 |
抄録(英) | This paper presents a novel method for logic minimization in large-scale multi-level networks. It accomplishes its great reductions on the basis of multi-signal implications and the relationships among these implications. Both are handled on a transitive implication graph, proposed in this paper, which realizes high-speed, high-quality minimization. This proposed method holds great promise for the achievement of an interactive logic design environment for large-scale networks. |
キーワード(和) | 論理最小化 / 含意 / 推移含意グラフ |
キーワード(英) | logic minimization / implication / transitive implication graph |
資料番号 | |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 1995/7/21(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | ENG |
タイトル(和) | 複数信号からの含意を用いた多段論理回路最小化手法 |
サブタイトル(和) | |
タイトル(英) | Multi-Level Logic Minimization based on Multi-Signal Implications |
サブタイトル(和) | |
キーワード(1)(和/英) | 論理最小化 / logic minimization |
キーワード(2)(和/英) | 含意 / implication |
キーワード(3)(和/英) | 推移含意グラフ / transitive implication graph |
第 1 著者 氏名(和/英) | 湯口 雅之 / Masayuki Yuguchi |
第 1 著者 所属(和/英) | NEC C&C研究所 NEC Corp. C&C Research Laboratories |
第 2 著者 氏名(和/英) | 中村 祐一 / Yuichi Nakamura |
第 2 著者 所属(和/英) | NEC C&C研究所 NEC Corp. C&C Research Laboratories |
第 3 著者 氏名(和/英) | 若林 一敏 / Kazutoshi Wakabayashi |
第 3 著者 所属(和/英) | NEC C&C研究所 NEC Corp. C&C Research Laboratories |
第 4 著者 氏名(和/英) | 藤田 友之 / Tomoyuki Fujita |
第 4 著者 所属(和/英) | NEC C&C研究所 NEC Corp. C&C Research Laboratories |
発表年月日 | 1995/7/21 |
資料番号 | |
巻番号(vol) | vol.95 |
号番号(no) | 171 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |