| 講演名 | 1994/3/10 動作機能図入力システム環境でのテスト容易化 本原 章, 高井 裕司, 細川 利典, 松本 道弘, 村岡 道明, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 動作機能図入力システムBchartは、グラフィック環境で機能設計データの入力、修正、検証、HDLの生成を行なうシステムである。Bchartを用いると対話型シミュレータにより効率よくデバッグが行なえ、論理合成可能なHDLが自動的に出力できる。本報告では、Bchartにテスタビリティ解析、データパスへのパーシャルスキャン挿入、ステートマシンへのテストモードエッジ挿入、自動テスト生成のための自動知識獲得の各機能を追加し、論理合成および論理合成後のゲートレベルでの自動テスト生成が容易に行なえるHDLを出力する方法について紹介する。動作機能図入力システムにテスト容易化機能を加えることにより、テスト設計の知識が少ない設計者でも機能確認と同時にテスト容易性の確認ができるようになる。 |
| 抄録(英) | Design for testability at RTL or higher levels is one of the most important research areas in VLSI testing.Many papers reporting better DFT solutions than conventional gate level structural DFT methodologies have been published.In this paper,we present an approach to design for testability in a functional design entry system environment.The target system is Bchart which consists of a graphical design editor,a built-in inconsistency checker,an interactive graphical function simulator,and an automatic HDL generator.One of the most significant merits of using Bchart is that generated hardware description language is always synthesizable by logic synthesis tools.In this paper,we propose an approach to design for testability at the Bchart environment including testability analysis and reporting,partial scan insertion,test mode state transition edge insertion,and behavior learning for sequential ATPG tools.With these facilifies, even a designer who is not familiar with test design techniques can check testability of his own design,as well as functionality. |
| キーワード(和) | グラフィック / 機能設計 / テスト容易化設計 / HDL / 論理合成 / 自動テスト生 成 |
| キーワード(英) | Graphic / Functional Design / Design for Testability / HDL / Logic Synthesis / ATPG |
| 資料番号 | VLD93-110,ICD93-205 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1994/3/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動作機能図入力システム環境でのテスト容易化 |
| サブタイトル（和） | |
| タイトル（英） | Design for Testability in a Graphical Functional Design System Environment |
| サブタイトル（和） | |
| キーワード(1)（和/英） | グラフィック / Graphic |
| キーワード(2)（和/英） | 機能設計 / Functional Design |
| キーワード(3)（和/英） | テスト容易化設計 / Design for Testability |
| キーワード(4)（和/英） | HDL / HDL |
| キーワード(5)（和/英） | 論理合成 / Logic Synthesis |
| キーワード(6)（和/英） | 自動テスト生 成 / ATPG |
| 第 1 著者 氏名（和/英） | 本原 章 / Akira Motohara |
| 第 1 著者 所属（和/英） | 松下電器産業(株) Matsushita Electric Industrial Co.,Ltd. |
| 第 2 著者 氏名（和/英） | 高井 裕司 / Yuji Takai |
| 第 2 著者 所属（和/英） | 松下電器産業(株) Matsushita Electric Industrial Co.,Ltd. |
| 第 3 著者 氏名（和/英） | 細川 利典 / Toshinori Hosokawa |
| 第 3 著者 所属（和/英） | 松下電器産業(株) Matsushita Electric Industrial Co.,Ltd. |
| 第 4 著者 氏名（和/英） | 松本 道弘 / Michihiro Matsumoto |
| 第 4 著者 所属（和/英） | 松下電器産業(株) Matsushita Electric Industrial Co.,Ltd. |
| 第 5 著者 氏名（和/英） | 村岡 道明 / Michiaki Muraoka |
| 第 5 著者 所属（和/英） | 松下電器産業(株) Matsushita Electric Industrial Co.,Ltd. |
| 発表年月日 | 1994/3/10 |
| 資料番号 | VLD93-110,ICD93-205 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 504 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |