講演名 1993/12/17
ASIP向きハードウェア/ソフトウェア・コデザインシステムPEAS-Iにおけるデータパス部の最適化手法
本間 啓道, 塩見 彰睦, 今井 正治, 引地 信之,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) PEAS-Iは,ASIPを開発するためのハードウェア, ソフトウェア・コデザイン・システムであり,特定分野の応用プログラムをより高速に実行するCPUコアとそのCPUコアをターゲットとする応用プログラム開発環境を同時に生成するシステムである.本稿では,レジスタの個数を考慮した命令セットの最適化の手法について述べ,本手法を用いて生成したCPUコアが従来のCPUコアより高速に応用プログラムを実行できることを示す.また,応用プログラムから静的解析及び動的解析を用いて最適化に必要なデータを抽出する方法について述べる.
抄録(英) In this paper,we present the hardware generation method in PEAS- I,which is a hardware, software codesign system for ASIP development.PEAS-I system analyzes a set of application programs and associated data set and determines optimal instruction set. Hardware generator accepts the determined instruction set and then generates CPU core design in the form of an HDL.The experimental results give the information to optimize the ASIP architecture taking the trade-off of coniputatiolial module and register file into account.
キーワード(和) VLSI / ASIP / ハードウェア/ソフトウェア協調設計 / 高位論理合成
キーワード(英) VLSI / ASIP / Hardware/oftware Codesign / High-level Synthesis
資料番号 VLD93-94
発行日

研究会情報
研究会 VLD
開催期間 1993/12/17(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) ASIP向きハードウェア/ソフトウェア・コデザインシステムPEAS-Iにおけるデータパス部の最適化手法
サブタイトル(和)
タイトル(英) Datapath optimization methodlogy in PEAS-I:a hardware/software codesign system for ASIP
サブタイトル(和)
キーワード(1)(和/英) VLSI / VLSI
キーワード(2)(和/英) ASIP / ASIP
キーワード(3)(和/英) ハードウェア/ソフトウェア協調設計 / Hardware/oftware Codesign
キーワード(4)(和/英) 高位論理合成 / High-level Synthesis
第 1 著者 氏名(和/英) 本間 啓道 / Yoshimichi Honma
第 1 著者 所属(和/英) 豊橋技術科学大学
Toyohashi University of Technology
第 2 著者 氏名(和/英) 塩見 彰睦 / Akichika Shiomi
第 2 著者 所属(和/英) 豊橋技術科学大学
Toyohashi University of Technology
第 3 著者 氏名(和/英) 今井 正治 / Masaharu Imai
第 3 著者 所属(和/英) 豊橋技術科学大学
Toyohashi University of Technology
第 4 著者 氏名(和/英) 引地 信之 / Nobuyuki Hikichi
第 4 著者 所属(和/英) SRA
SRA
発表年月日 1993/12/17
資料番号 VLD93-94
巻番号(vol) vol.93
号番号(no) 392
ページ範囲 pp.-
ページ数 8
発行日