| 講演名 | 1993/12/17 ハイパースカラ・プロセッサ・アーキテクチャ : ソフトウェア・パイプライニング処理に関する性能評価 弘中 哲夫, 斎藤 靖彦, 村上 和彰, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ハイパースカラ・プロセッサは内部の命令レジスタに通常のスカラ命令をロードすることでVLIWプログラムを自己形成し,それを実行することでループに内在する命令レベル並列性を活用する.そのため,如何にプロセッサ内に自己形成されるVLIWプログラムの並列性高めるかが問題となる.本稿では,ハイパースカラ・プロセッサ用のオブジェクト・コードに適用するソフトウェア・パイプライニングの手法の概略,および,その手法により生成されたオブジェクト・コードを用いてハイパースカラ・プロセッサの性能評価を行った結果を示している.その結果,ベクトル・レジスタの有無に関わらずハイパースカラ・プロセッサが従来型ベクトル・プロセッサと同程度または,それ以上の性能を達成可能なことが示された. |
| 抄録(英) | Hyperscalar processor architecture exploit instruction-level parallelism by executing VLIW intructions,which are self-created by loading several conventional scalar instructions to its instruction registers.So,to improve the performance,instruction- level parallelism in the self-created VLIW instructions must be increased.This paper,describes the way how software pipelining is used to optimize the code for the hyperscalar processor,and also, the results of the performance evaluation are presented.The preformance evaluation shows that the hyperscalar processor would achieve the same or even better performance compared,to the conventional vector processors. |
| キーワード(和) | スーパースカラ・プロセッサ / VLIW / ソフトウェア・パイプライニング / ベクトル・プロセッサ / ベクトル処理 / 性能評価 |
| キーワード(英) | Superscalar processor / VLIW / Software pipelining / Vector processor / Vector processing / Performance evaluation |
| 資料番号 | VLD93-89 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1993/12/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ハイパースカラ・プロセッサ・アーキテクチャ : ソフトウェア・パイプライニング処理に関する性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Hyperscalar Processor Architecture : Performance of Software Pipelining |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スーパースカラ・プロセッサ / Superscalar processor |
| キーワード(2)（和/英） | VLIW / VLIW |
| キーワード(3)（和/英） | ソフトウェア・パイプライニング / Software pipelining |
| キーワード(4)（和/英） | ベクトル・プロセッサ / Vector processor |
| キーワード(5)（和/英） | ベクトル処理 / Vector processing |
| キーワード(6)（和/英） | 性能評価 / Performance evaluation |
| 第 1 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo Hironaka |
| 第 1 著者 所属（和/英） | 九州大学工学部情報工学科 Department of Computer Science and Communication Engineering, Faculty of Engineering Kyushu University |
| 第 2 著者 氏名（和/英） | 斎藤 靖彦 / Yasuhiko Saitoh |
| 第 2 著者 所属（和/英） | 九州大学大学院総合理工学研究科 Interdisciplinary Graduate School of Engineering Sciences,Kyushu University |
| 第 3 著者 氏名（和/英） | 村上 和彰 / Kazuki Murakami |
| 第 3 著者 所属（和/英） | 九州大学大学院総合理工学研究科 Interdisciplinary Graduate School of Engineering Sciences,Kyushu University |
| 発表年月日 | 1993/12/17 |
| 資料番号 | VLD93-89 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 392 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |