| 講演名 | 1993/12/16 BDDサイズを考慮した回路分割に基づく形式的論理検証手法 中岡 敏博, 若林 真一, 小出 哲士, 吉田 典可, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | VLSIの設計規模の増大に伴い,論理検証の分野では,既存の設計資産の利用容易化のため形式的検証が必要となりつつあり,2分決定グラフ(BDD)の導入により,形式的検証は実用化されつつある.BDDは,論理関数を表すデータ構造であり,データ量の削減,等価判定の容易性等の特長をもつ.そのため,BDDを用いた形式的検証法が数多く報告されている.しかし,これらの多くは,論理関数を表すBDDのサイズの削減のみを考慮しており,論理回路の構造を直接考慮しているものは少ない.従って,本稿では,BDDのサイズを削減するために,回路分割により複数のBDDを作成することにより,与えられた2つの組合せ論理回路の等価判定を行う手法を提案する. |
| 抄録(英) | BDD is a representation of a boolean function,and it has good characteristics such as small amount of memory size,easiness in equivalence check,etc.Several reseachers have presented formal verification methods based on BDDs.However,many of them don′t expl icitly take account of the relation between the size of BDD and circuit structure.In this paper,we present a formal verification method based on circuit partitioning which make a number of BDDs so that it reduces the total BDD size. |
| キーワード(和) | 形式的検証 / 組合せ回路 / 2分決定グラフ / 回路分割 / generalized cofactor |
| キーワード(英) | formal verification / combinational circuit / binary decision diagram / circuit partitioning / generalized cofactor |
| 資料番号 | VLD93-80 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1993/12/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | BDDサイズを考慮した回路分割に基づく形式的論理検証手法 |
| サブタイトル（和） | |
| タイトル（英） | A formal verification method based on circut partitioning corsidering BDD size |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 形式的検証 / formal verification |
| キーワード(2)（和/英） | 組合せ回路 / combinational circuit |
| キーワード(3)（和/英） | 2分決定グラフ / binary decision diagram |
| キーワード(4)（和/英） | 回路分割 / circuit partitioning |
| キーワード(5)（和/英） | generalized cofactor / generalized cofactor |
| 第 1 著者 氏名（和/英） | 中岡 敏博 / Toshihiro Nakaoka |
| 第 1 著者 所属（和/英） | 広島大学工学部 Faculty of Engineering,Hiroshima University |
| 第 2 著者 氏名（和/英） | 若林 真一 / Shin'ichi Wakabayashi |
| 第 2 著者 所属（和/英） | 広島大学工学部 Faculty of Engineering,Hiroshima University |
| 第 3 著者 氏名（和/英） | 小出 哲士 / Tetsushi Koide |
| 第 3 著者 所属（和/英） | 広島大学工学部 Faculty of Engineering,Hiroshima University |
| 第 4 著者 氏名（和/英） | 吉田 典可 / Noriyoshi Yoshida |
| 第 4 著者 所属（和/英） | 広島大学工学部 Faculty of Engineering,Hiroshima University |
| 発表年月日 | 1993/12/16 |
| 資料番号 | VLD93-80 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 391 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |