講演名 1993/12/16
並列論理シミュレーションにおけるロールバックについて
世古 忠, 菊野 亨,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では,並列論理シミュレーションの高速化をJeffersonの楽観的方法に基づいて実現したときに発生するロールバックの問題について基礎的考察を行う.ロールバックは並列論理シミュレーションの性能を低下させる大きな要因であると考えられるが,これまでそのメカニズムについての解明はほとんどなされていない。ここでは,並列論理シミュレーションの詳細モデルについて説明した後モデルに基づいてロールバックの発生の幾つかの事例について分析する.具体的には,ロールバックの発生を考慮したシミュレーション時間の定式化を与え,ロールバック発生要因の分析を行なった.更に,簡単な木状回路と規則的な入力信号の例を用いて,シミュレーションの条件を変化させたときのロールバック発生回数への影響を観測することによって,ロールバック発生要因についての実験的評価を行なった。
抄録(英) We analyze rollback that commonly takes place in the optimistic implementation of parallel logic simulations.After presenting a detailed simulation model,we propose a formula which calculates simulation time based on three kinds of times π_eval>(for event e valuation),τ_oh>(for rollback processing)and τ_idle>(for waitin g event idle).Then,we take a simple tree-connected circuit,a regular input signal and simulation system including two or three computing processors,and discuss based on the simulation model if the given simulation with the circuit and the input brings about rollbacks or not.Although the results include only special case studies,we believe that these will become a first step toward rollback analysis in parallel logic simulations.
キーワード(和) 並列論理シミュレーション / ロールバック
キーワード(英) parallel logic simulation / rollback
資料番号 VLD93-79
発行日

研究会情報
研究会 VLD
開催期間 1993/12/16(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 並列論理シミュレーションにおけるロールバックについて
サブタイトル(和)
タイトル(英) On Rollbacks in Parallel Logic Simulation for Tree Connected Circuit
サブタイトル(和)
キーワード(1)(和/英) 並列論理シミュレーション / parallel logic simulation
キーワード(2)(和/英) ロールバック / rollback
第 1 著者 氏名(和/英) 世古 忠 / Tadashi Seko
第 1 著者 所属(和/英) 奈良工業高等専門学校
Nara National College of Technology
第 2 著者 氏名(和/英) 菊野 亨 / Tohru Kikuno
第 2 著者 所属(和/英) 大阪大学
Osaka University
発表年月日 1993/12/16
資料番号 VLD93-79
巻番号(vol) vol.93
号番号(no) 391
ページ範囲 pp.-
ページ数 8
発行日