講演名 1998/3/6
低電力断熱充電乗算回路
小野 豪一, 永田 真, 岩田 穆,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 断熱充電論理回路は低電圧、超低電力なLSI設計技術である。4相電荷回収電源を含む8b×8b断熱充電乗算回路を提案する。論理段数を減し、演算能力を上げるためにAND_+Full Adderの複合ゲートを使用し、電荷回収電源にはMOSスイッチによって制御されるLC共振回路を用いている。テストチップを0.5μmCMOS技術で設計・試作した。シミュレーションより消費電力は電源電圧3V、10MOPSで0.3mWであった。また、テストチップの測定・評価により動作を確認した。
抄録(英) Adiabatic logic is a promising circuit technique for low voltage and ultra-low power LSI design.An 8b×8b adiabatic multiplier with four-phase pseudo-trapezoidal charge recovery supply system is proposed. The multiplier design using AND_+Full Adder compound adiabatic logic gates. A charge recovery trapezoidal supply is designed with switched LC resonator.A test chip was designed and fabricated with a 0.5μm CMOS technology.Simulated energy consumption of the multiplier is 0.3mW/op.at 10MOPS including the 3V supply system, which is roughly 1/10 of that of conventional CMOS.We have also confirmed a basic operation by test chip evalution.
キーワード(和) 断熱充電論理 / 低電力 / 乗算回路 / 電荷再利用
キーワード(英) adiabatic / low power / multiplier / charge recycle
資料番号
発行日

研究会情報
研究会 VLD
開催期間 1998/3/6(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 低電力断熱充電乗算回路
サブタイトル(和)
タイトル(英) A Low Power Adiabatic Multiplier
サブタイトル(和)
キーワード(1)(和/英) 断熱充電論理 / adiabatic
キーワード(2)(和/英) 低電力 / low power
キーワード(3)(和/英) 乗算回路 / multiplier
キーワード(4)(和/英) 電荷再利用 / charge recycle
第 1 著者 氏名(和/英) 小野 豪一 / Gouichi Ono
第 1 著者 所属(和/英) 広島大学工学部
Faculty of Engineering, Hiroshima University
第 2 著者 氏名(和/英) 永田 真 / Makoto Nagata
第 2 著者 所属(和/英) 広島大学工学部
Faculty of Engineering, Hiroshima University
第 3 著者 氏名(和/英) 岩田 穆 / Atsushi Iwata
第 3 著者 所属(和/英) 広島大学工学部
Faculty of Engineering, Hiroshima University
発表年月日 1998/3/6
資料番号
巻番号(vol) vol.97
号番号(no) 577
ページ範囲 pp.-
ページ数 8
発行日