| 講演名 | 1998/3/6 2線式電流モード多値集積回路を用いた非同期プロセッサの構成 羽生 貴弘, 齋藤 敬弘, 亀山 充隆, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | サブミクロンVLSIにおいて、クロックスキューなど配線数の増大にに起因する性能劣化を解決する方法の1つとして非同期制御方式が知られている。本稿ではまず、モジュール間での多値データ転送を2線ハンドシェイク通信方式で行なうために、2線相補信号に基づく多値データ表現法を提案する。すなわち、R値相補信号対の和が常に一定値の(R-1)であることに着目し、データ通信前に2線相補信号対を共に最小値の0に設定しておけば、ディスティネーション側では2線相補信号対の和をモニタすることにより転送された多値データを検出できることになる。また、提案した多値ハンドシェイク通信用制御回路が電流モード多値集積回路により容易に構成できることを定量的に示すと共に、このハードウェアオーバーヘッドについて定量的に評価した結果について述べる。 |
| 抄録(英) | This Paper presents a new asyhchronous data-transfer scheme in a multiple-valued current-mode VLSI circuit based on dual-rail differential logic.In the proposed 2-phase multiple-valued asynchronous communication, R-valued dual-rail complementary signals are used to represent a `data value, ' while the `spacer' is represented as(0, 0).The sum of R-valued dual-rail complementary values is a constant (R-1), which makes it easy to distinguish a data-arrival state from a data-transition state.This scheme can be extended to any multiple-valued data representation in the asynchronous communication.New basic components.a signal-state detector to detect a data-arrival state, and a current-controlled threshold detector to produce dual-rail spacer signals(0.0), are also proposed to realize a compact asynchronous control circuit.It is demonstrated that the overhead for the proposed asynchronous circuit is very small in comparison with the corresponding synchronous multiple-valued current-mode logic circuit. |
| キーワード(和) | 2線式符号表現 / 2線2相式ハンドシェイク通信 / 多値2線相補信号 / ソース結合形回路 / 電流モード線形加算 |
| キーワード(英) | dual-rail coding / dual-rail 2-phase handshaking / multiple-valued dual-rail complementary signals / source-coupled circuit / current-mode linear sum |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/3/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 2線式電流モード多値集積回路を用いた非同期プロセッサの構成 |
| サブタイトル（和） | |
| タイトル（英） | Design of an Asynchronous Processor Using Dual-rail Multiple-valued Current-mode Integrated Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 2線式符号表現 / dual-rail coding |
| キーワード(2)（和/英） | 2線2相式ハンドシェイク通信 / dual-rail 2-phase handshaking |
| キーワード(3)（和/英） | 多値2線相補信号 / multiple-valued dual-rail complementary signals |
| キーワード(4)（和/英） | ソース結合形回路 / source-coupled circuit |
| キーワード(5)（和/英） | 電流モード線形加算 / current-mode linear sum |
| 第 1 著者 氏名（和/英） | 羽生 貴弘 / Takahiro Hanyu |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 齋藤 敬弘 / Takahiro Saito |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 3 著者 氏名（和/英） | 亀山 充隆 / Michitaka Kameyama |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 発表年月日 | 1998/3/6 |
| 資料番号 | |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 577 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |