| 講演名 | 1997/12/12 修正節点法を階層的に適用して作成した回路行列のための実用的な行交換アルゴリズムの提案 佐藤 高史, 見山 美可子, 横溝 剛一, 仁保 宏二郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 修正節点法を階層的に用いて作成した回路行列のための, 実用的な行交換アルゴリズムを示した。このアルゴリズムは, 電流変数に適切な節点番号を割り当てることで, 回路分割を行わない場合を含む任意のブロック分割に対し, 常に全対角要素を非零とする行交換手順を与える。このため, 従来のSPICEべースのシミュレータの行列前処理部を完全に置き換えることができる。回路を階層分割すると行交換が不可能となっていた実在の回路を用いて本アルゴリズムを評価した結果, 全ての回路において行交換が可能であった。行交換に要した時間は0.1秒以下と小さく, また, 階層分割によって回路の潜伏性が利用できたことで, 過渡解析の計算時間を44%削減できた。 |
| 抄録(英) | In this paper, a practical row interchanging algorithm for hierarchically constructed matrices with MNA (Modified Nodal Approach) for circuit simulation is presented that permits arbitrary block partitioning with appropriate node number assignment for branch currents. This algorithm can completely replace the matrix setup procedure of both partitioned and non-partitioned SPICE based simulators. We evaluated our algorithm using actual circuits containing over 28000 components and 1950 branch current trees and which could not utilize circuit partitioning because of the zero pivot problem. Even with arbitrary block partitioning, the CPU time required for the row exchanging procedure was less than 0.1 seconds, which represents 44% reduction of the CPU time for transient analysis. |
| キーワード(和) | 回路シミュレーション / 修正節点法 / 行交換 / 回路分割 / SPICE / ピボット選択 |
| キーワード(英) | Circuit simulation / Modified Nodal Analysis / Row exchange / Circuit partitioning / SPICE / Pivot selection |
| 資料番号 | VLD97-109 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/12/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 修正節点法を階層的に適用して作成した回路行列のための実用的な行交換アルゴリズムの提案 |
| サブタイトル（和） | |
| タイトル（英） | A Practical Row Interchanging Algorithm for Hierarchically Constructed Circuit Matrices using Modified Nodal Analysis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 回路シミュレーション / Circuit simulation |
| キーワード(2)（和/英） | 修正節点法 / Modified Nodal Analysis |
| キーワード(3)（和/英） | 行交換 / Row exchange |
| キーワード(4)（和/英） | 回路分割 / Circuit partitioning |
| キーワード(5)（和/英） | SPICE / SPICE |
| キーワード(6)（和/英） | ピボット選択 / Pivot selection |
| 第 1 著者 氏名（和/英） | 佐藤 高史 / Takashi Sato |
| 第 1 著者 所属（和/英） | 株式会社日立製作所半導体事業部半導体技術開発センタ Semiconductor & Integrated Circuits Div., Hitachi Ltd. |
| 第 2 著者 氏名（和/英） | 見山 美可子 / Mikako Miyama |
| 第 2 著者 所属（和/英） | 株式会社日立製作所半導体事業部半導体技術開発センタ Semiconductor & Integrated Circuits Div., Hitachi Ltd. |
| 第 3 著者 氏名（和/英） | 横溝 剛一 / Goichi Yokomizo |
| 第 3 著者 所属（和/英） | 株式会社日立製作所半導体事業部半導体技術開発センタ Semiconductor & Integrated Circuits Div., Hitachi Ltd. |
| 第 4 著者 氏名（和/英） | 仁保 宏二郎 / Kojiro Niho |
| 第 4 著者 所属（和/英） | 株式会社日立製作所半導体事業部半導体技術開発センタ Semiconductor & Integrated Circuits Div., Hitachi Ltd. |
| 発表年月日 | 1997/12/12 |
| 資料番号 | VLD97-109 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 444 |
| ページ範囲 | pp.- |
| ページ数 | 9 |
| 発行日 | |