講演名 1997/12/12
知能ロボット制御用再構成可能並列ULSI/WSIプロセッサ
苫米地 宣裕, 藤岡 与周,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本研究者らは、知能ロボット制御に必要な種々の演算に汎用的に使用でき、かつ、演算遅れ時間を最小にすることを目指した「再構成可能並列VLSIプロセッサ」を提案してきた。本稿では、このプロセッサをPEとして、数十~100個のPEを単一のULSI/WSI上に集積する高集積プロセッサの構成法を検討している。そして、(1)集積した多数のPE間のデータ伝送を多重バスで行うこととし、その効率的な構成法を提案している。(2)ULSI/WSIの歩留り低下に対する対策として、欠陥救済構成を導入することとし、再構成可能並列アーキテクチャという特長を生かした欠陥救済システム構成を提案している。設計を行った結果、PE120個を搭載した高集積プロセッサが、欠陥救済構成の導入によるチップ面積の増加が34%で構成できることが明らかとなった。
抄録(英) This study has presented "the reconfigurable parallel VLSI processors" generally applicable to the operations required for intelligent robot control and minimizing the delay time. This paper newly proposes the highly integrated processors which are constructed with many PEs. up to 100 on a single ULSI/WSI, where a PE is a reconfigureable parallel VLSI processor. It is indicated that the highly integrated processor composed of 120 PEs. may be implemented with the increased chip area of 34% by introducing defect recovery structure.
キーワード(和) 再構成可能 / 並列 / WSI / プロセッサ / 知能ロボット / 制御
キーワード(英) reconfigurable / parallel / WSI / processor / intelligent-robot / cotorol
資料番号 VLD97-107
発行日

研究会情報
研究会 VLD
開催期間 1997/12/12(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 知能ロボット制御用再構成可能並列ULSI/WSIプロセッサ
サブタイトル(和)
タイトル(英) Reconfigurable Parallel ULSI/WSI Processors for Control of Intelligent Robot
サブタイトル(和)
キーワード(1)(和/英) 再構成可能 / reconfigurable
キーワード(2)(和/英) 並列 / parallel
キーワード(3)(和/英) WSI / WSI
キーワード(4)(和/英) プロセッサ / processor
キーワード(5)(和/英) 知能ロボット / intelligent-robot
キーワード(6)(和/英) 制御 / cotorol
第 1 著者 氏名(和/英) 苫米地 宣裕 / Nobuhiro TOMABECHI
第 1 著者 所属(和/英) 八戸工業大学
Hachinohe Institute of Technology
第 2 著者 氏名(和/英) 藤岡 与周 / Yoshichika FUJIOKA
第 2 著者 所属(和/英) 八戸工業大学
Hachinohe Institute of Technology
発表年月日 1997/12/12
資料番号 VLD97-107
巻番号(vol) vol.97
号番号(no) 444
ページ範囲 pp.-
ページ数 8
発行日