| 講演名 | 1997/9/26 集積回路の大域配線における表皮効果を考慮した遅延解析 三堂 哲寿, 青柳 稔, 浅田 邦博, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ディジタル集積システムにおいては, 近い将来には1GHzを越えるようなシステムの必要性があり, このような領域では伝送線路がシステムの性能を左右すると考えられる. 本研究では伝送線路を信号が高速に伝搬する場合に問題となる表皮効果についてその影響を評価した. まず表皮効果を平面的に解析するためのシミュレーションモデルとして, スプリットファイバモデルを提案する. 次にこれを用いた解析により配線の断面形状と表皮効果が伝送遅延に及ぼす影響との関係について評価し, 比較的低周波の信号から表皮効果の影響を考慮する必要があるを示す. 最後に導体をスリット状に並べた場合についての伝送遅延改善効果について評価する. |
| 抄録(英) | It will be very important for future large integrated and high speed digital system to be considered interconnection optimization. In operation of over GHz region, it need to consider the skin effect. In this study, we developed a two dimensional skin effect simulator by using the split fiber model, that can treat the skin effect as inductive phenomenon of metal wires. Using this simulator, we calculate propagation delay as the function of wiring aspect ratio with considering skin effect. We found that it need to consider the skin effect in under 1GHz operation. Finally, we evaluate the effectiveness of lamination wire in reducing skin effect. |
| キーワード(和) | 集積回路 / 相互接続配線 / 表皮効果 / 伝送遅延 / 配線容量 / 断面形状 |
| キーワード(英) | VLSI / Interconnections / Skin Effect / Wiring Delay / Capacitance / Cross-sectional Aspect Ratio |
| 資料番号 | VLD97-69,ED97-107,SDM97-128,ICD97-144 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/9/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 集積回路の大域配線における表皮効果を考慮した遅延解析 |
| サブタイトル（和） | |
| タイトル（英） | An Analisys on Hi-Frequency Interconnections in VLSI Considering Skin Effect |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 集積回路 / VLSI |
| キーワード(2)（和/英） | 相互接続配線 / Interconnections |
| キーワード(3)（和/英） | 表皮効果 / Skin Effect |
| キーワード(4)（和/英） | 伝送遅延 / Wiring Delay |
| キーワード(5)（和/英） | 配線容量 / Capacitance |
| キーワード(6)（和/英） | 断面形状 / Cross-sectional Aspect Ratio |
| 第 1 著者 氏名（和/英） | 三堂 哲寿 / T. Mido |
| 第 1 著者 所属（和/英） | 東京大学工学系研究科電子工学専攻:東京大学VLSI設計教育研究センター Department of Electronic Engineering, University of Tokyo:VDEC, Univ. of Tokyo |
| 第 2 著者 氏名（和/英） | 青柳 稔 / M. Aoyagi |
| 第 2 著者 所属（和/英） | 東京大学工学系研究科電子工学専攻:東京大学VLSI設計教育研究センター Department of Electronic Engineering, University of Tokyo:VDEC, Univ. of Tokyo |
| 第 3 著者 氏名（和/英） | 浅田 邦博 / K. Asada |
| 第 3 著者 所属（和/英） | 東京大学工学系研究科電子工学専攻:東京大学VLSI設計教育研究センター Department of Electronic Engineering, University of Tokyo:VDEC, Univ. of Tokyo |
| 発表年月日 | 1997/9/26 |
| 資料番号 | VLD97-69,ED97-107,SDM97-128,ICD97-144 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 269 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |