講演名 1997/9/26
単電子回路による多数決論理デバイス
岩村 広樹, 赤澤 正道, 雨宮 好仁,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 多数決論理はしきい論理のひとつであり, プール代数よりも簡単な構成で複雑な論理を実現できる. ここでは単電子回路による多数決ゲートの構成法を提案した. この多数決ゲートは, 入力の総和をとるキャパシタアレイと, しきい動作を行う単電子インバータによって構成される. 多数のゲートを組み合わせて加算器やパリティ発生器などのサブシステムを設計し, その動作をシュミレーションで確認した. 熱雑音によって引き起こされる誤動作についての見積もりも行った.
抄録(英) This paper proposes circuit construction for constructing single-electron integated circuits based on majority logic. The majority logic gate circuit proposed consists of a capacitor array for input summation and a single-electron inverter for threshold operation. By ombining identical majority gate circuits, various subsystems can be constructed with a smaller number of devices than that of Boolean-based construction. An adder and a parity generator are designed as examples. It is shown by computer simulation that the designed subsystems produce the correct logic operations. The operation error induced by thermal agitation is also estimated.
キーワード(和) 多数決論理 / 単電子 / ゲート / 加算器 / 熱雑音
キーワード(英) majority logic / single electron / gate / adder / noise
資料番号 VLD97-64,ED97-102,SDM97-123,ICD97-139
発行日

研究会情報
研究会 VLD
開催期間 1997/9/26(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 単電子回路による多数決論理デバイス
サブタイトル(和)
タイトル(英) Single-Electron Majority Logic Circuits
サブタイトル(和)
キーワード(1)(和/英) 多数決論理 / majority logic
キーワード(2)(和/英) 単電子 / single electron
キーワード(3)(和/英) ゲート / gate
キーワード(4)(和/英) 加算器 / adder
キーワード(5)(和/英) 熱雑音 / noise
第 1 著者 氏名(和/英) 岩村 広樹 / Hiroki IWAMURA
第 1 著者 所属(和/英) 北海道大学工学部
Faculty of Engineerring, Hokkaido University
第 2 著者 氏名(和/英) 赤澤 正道 / Masamichi AKAZAWA
第 2 著者 所属(和/英) 北海道大学工学部
Faculty of Engineerring, Hokkaido University
第 3 著者 氏名(和/英) 雨宮 好仁 / Yoshihito AMEMIYA
第 3 著者 所属(和/英) 北海道大学工学部
Faculty of Engineerring, Hokkaido University
発表年月日 1997/9/26
資料番号 VLD97-64,ED97-102,SDM97-123,ICD97-139
巻番号(vol) vol.97
号番号(no) 269
ページ範囲 pp.-
ページ数 6
発行日