| 講演名 | 1997/9/26 リセス・ゲートGaAsMESFETにおけるゲートラグ現象の2次元数値解析 山田 富子, 若林 朗, 堀尾 和重, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 表面準位を考慮したリセス・ゲート構造GaAsMESFETの2次元シミュレーションを行い, ゲートターンオン特性のリセス深さおよびゲート電極・リセス端距離依存性を調べた. その結果, 横方向(電極方向)の表面のみに表面準位が存在するとしたものでは, リセスをある程度深くし, ゲート電極・リセス端距離を狭めることによりゲートラグが消失した. しかし, 縦方向の表面にも表面単位を考慮した現実的なものでは, リセスを深くしてもゲートラグは消失しなかった. これは, 深いアクセプタ型の表面単位が正孔トラップとして働くとき, ゲート電圧印加によりソース, ドレインと同一平面上の表面準位層下の空乏層幅が大きく変化するのが原因と解釈された. |
| 抄録(英) | We have made two-dimensional simulation of recessed-gate GaAs MESFETs considering surface-state effects, and studied how the gate turn-on characteristics are affected by the recess depth d_r and the distance between the gate and the recess edge L_r. It is found that if d_r is deep and L_r is set to be very narrow, the gate-lag extinguishes for a case with surface states considered on the horizontal planes only. However, in a realistic case with surface states included on both the horizontal and the vertical planes, the gate-lag is not eliminated even if d_r is made rather deep. This is attributed to the fact that when the deep-acceptor-like surface state acts as a hole trap, the thickness of surface depletion layer under the same plane as the source and drain blectrodes can change much by the applied gate bias. |
| キーワード(和) | ガリウムひ素 / 金属・半導体電界効果トランジスタ / ゲートラグ / リセス・ゲート構造 / 表面準位 / デバイスシミュレーション |
| キーワード(英) | GaAs / MESFET / gate-lag / recessed-gate structure / surface state / device simulation |
| 資料番号 | VLD97-60,ED97-98,SDM97-119,ICD97-135 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/9/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リセス・ゲートGaAsMESFETにおけるゲートラグ現象の2次元数値解析 |
| サブタイトル（和） | |
| タイトル（英） | Two-Dimensional Numerical Analysis of Gate-Lag Phenomena in Recessed-Gate GaAs MESFETs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ガリウムひ素 / GaAs |
| キーワード(2)（和/英） | 金属・半導体電界効果トランジスタ / MESFET |
| キーワード(3)（和/英） | ゲートラグ / gate-lag |
| キーワード(4)（和/英） | リセス・ゲート構造 / recessed-gate structure |
| キーワード(5)（和/英） | 表面準位 / surface state |
| キーワード(6)（和/英） | デバイスシミュレーション / device simulation |
| 第 1 著者 氏名（和/英） | 山田 富子 / T. Yamada |
| 第 1 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 若林 朗 / A. Wakabayashi |
| 第 2 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 3 著者 氏名（和/英） | 堀尾 和重 / K. Horio |
| 第 3 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 発表年月日 | 1997/9/26 |
| 資料番号 | VLD97-60,ED97-98,SDM97-119,ICD97-135 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 269 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |