| 講演名 | 1997/9/25 TCADを用いたMOSFETの感度・統計解析 執行 直之, 森下 哲至, 菅原 謙一, 脇田 直樹, 朝日 良典, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 素子の微細化に伴いプロセスばらつきによるLSIの歩留りの低下が問題になっている. このため, 感度・統計解析によるロバストなプロセス/デバイス/回路設計が求められている. 本稿では, Technology CAD(TCAD)を用いたMOSFETの感度・統計解析について述べる. プロセスばらつきに基づき, 回路モデルBSIM3v3のワーストケース・モデルを作成した. |
| 抄録(英) | The statistical process fluctuations limit the parametric yield. Thus, the statistical simulation is needed for a robust design of process, device and circuit. This article describes the statistical simulation of MOSFTTs using Technology CAD (TCAD). We obtained BSIM3v3 worst-case models based on process fluctuations. |
| キーワード(和) | TCAD / 感度・統計解析 / BSIM3v3 / ワーストケース・モデル / pdFab |
| キーワード(英) | TCAD / sensitivity analysis / statistical analysis / BSIM3v3 / worst-case model / pdFab |
| 資料番号 | VLD97-53,ED97-91,SDM97-112,ICD97-128 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/9/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | TCADを用いたMOSFETの感度・統計解析 |
| サブタイトル（和） | |
| タイトル（英） | TCAD Based Statistical Analysis of MOSFET's |
| サブタイトル（和） | |
| キーワード(1)（和/英） | TCAD / TCAD |
| キーワード(2)（和/英） | 感度・統計解析 / sensitivity analysis |
| キーワード(3)（和/英） | BSIM3v3 / statistical analysis |
| キーワード(4)（和/英） | ワーストケース・モデル / BSIM3v3 |
| キーワード(5)（和/英） | pdFab / worst-case model |
| 第 1 著者 氏名（和/英） | 執行 直之 / N. Shigyou |
| 第 1 著者 所属（和/英） | (株)東芝マイクロエレクトロニクス技術研究所 Microelectronics Engineering Laboratory, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 森下 哲至 / T. Morishita |
| 第 2 著者 所属（和/英） | 東芝CAEシステムズ(株) Toshiba CAE Systems Incorporated |
| 第 3 著者 氏名（和/英） | 菅原 謙一 / K. Sugawara |
| 第 3 著者 所属（和/英） | (株)東芝半導体事業本部 Semiconductor Division, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 脇田 直樹 / N. Wakita |
| 第 4 著者 所属（和/英） | (株)東芝半導体設計・評価技術センター Semiconductor DA & Test Center, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 朝日 良典 / Y. Asahi |
| 第 5 著者 所属（和/英） | (株)東芝半導体事業本部 Semiconductor Division, Toshiba Corporation |
| 発表年月日 | 1997/9/25 |
| 資料番号 | VLD97-53,ED97-91,SDM97-112,ICD97-128 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 268 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |