講演名 | 1997/6/26 高基数に基づく選択型高速除算器の構成 日野杉 充希, 恒川 佳隆, 三浦 守, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本論文では, 高基数に基づく選択型高速除算器を提案する. 本除算器では, 各列の遅延時間の減少を目的として, ボローセーブとBLAという新たな減算の高速化手法を用いる. また, 高基数による各列の遅延時間の増加の問題を解決するために, 各商ディジットの演算を並列に行い, それぞれの最上位ボロー信号から部分剰余を容易に選択するといった選択型高速除算器の構成法を提案する. 最後に, 遅延時間を単位ゲート遅延を用いて算出し, VLSI設計システムPARTHENONを用いてVLSI評価を行う. その結果, 基数がXの場合, ボローセーブとBLAの高速化手法を用いたセル配列除算器に対して, ほぼlog_2X倍の高速化が図れることを明らかにする. |
抄録(英) | In this paper, high-speed divider using high-radix division with selection function is proposed. We propose borrow-save and BLA (Borrow Look-Ahead) as a new fast method of subtraction. To clear up problems for using high-radix, this divider uses new techniques which perform in parallel the operations in each quotient-digit, and select partial remainder by using each MSB from borrow. Finally, the delay time of the proposed divider is calculated in terms of a delay of one unit such as NAND gate. Moreover, by using PARTHENON, a CAD system for VLSI, this divider is evaluated. As a result, we show that proposed radix-X divider becomes about log_2X times as fast as radix-2 divider using borrow-save and BLA method. |
キーワード(和) | 高速除算器 / 高基数除算 / 復帰法 / VLSI評価 |
キーワード(英) | high-speed divider / high-radix division / restoring algorithm / VLSI evaluation |
資料番号 | CAS97-11 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 1997/6/26(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 高基数に基づく選択型高速除算器の構成 |
サブタイトル(和) | |
タイトル(英) | Structure of High-Speed Divider Using High-Radix Division with Selection Function |
サブタイトル(和) | |
キーワード(1)(和/英) | 高速除算器 / high-speed divider |
キーワード(2)(和/英) | 高基数除算 / high-radix division |
キーワード(3)(和/英) | 復帰法 / restoring algorithm |
キーワード(4)(和/英) | VLSI評価 / VLSI evaluation |
第 1 著者 氏名(和/英) | 日野杉 充希 / Mitsuki Hinosugi |
第 1 著者 所属(和/英) | 岩手大学工学部情報工学科 Faculty of Engineering, Iwate University |
第 2 著者 氏名(和/英) | 恒川 佳隆 / Yoshitaka Tsunekawa |
第 2 著者 所属(和/英) | 岩手大学工学部情報工学科 Faculty of Engineering, Iwate University |
第 3 著者 氏名(和/英) | 三浦 守 / Mamoru Miura |
第 3 著者 所属(和/英) | 岩手大学工学部情報工学科 Faculty of Engineering, Iwate University |
発表年月日 | 1997/6/26 |
資料番号 | CAS97-11 |
巻番号(vol) | vol.97 |
号番号(no) | 138 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |