| 講演名 | 1996/7/26 複数の同種類演算器を用いるパイプラインASIPの性能最大化設計のためのHW/SW分割アルゴリズム ビン グエンゴク, 今井 正治, 塩見 彰睦, 武内 良典, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,複数の同種類演算器(MIFUs)を有するパイプラインCPUアーキテクチャにもとづく特定用途向き集積化プロセッサ(ASIP)の開発のための,新しいHW/SW分割アルゴリズムを提案する.この分割問題は,要求される各々のタイプの演算器の最適な選択を行ない,与えられたゲート数と消費電力の制約条件のもとで, ASIPの性能を最大にするように,基本演算をハードウェアまたはソフトウェアで実現する組み合せ最適化問題として定式化する.次に,この問題を解く分枝限定アルゴリズムを示す.また,提案したアルゴリズムの効果と効率を示す実験の結果を示す. |
| 抄録(英) | This paper proposes a new HW/SW partitioning algorithm for automatic synthesis of a pipelined CPU architecture with multiple identical functional units (MIFUs) of each type in designing ASIPs (Application Specific Integrated Processors). The partitioning problem is formalized as a combinatorial optimization problem that partitions the operations into hardware and software so that the performance of the designed ASIP is maximized under given gate count and power consumption constraints, regarding the optimal selection of needed FUs of each type. A branch-and-bound algorithm with proposed lower bound function is used to solve the formalized problem. The experimental results show that the proposed algorithm is found to be effective and efficient. |
| キーワード(和) | パイプラインASIP / MIFU(複数の同種類演算器) / 性能最大化 / 機能分割 |
| キーワード(英) | Pipelined ASIP / MIFU (Multiple Identical Functional Units), Performance Maximization / Partitioning |
| 資料番号 | VLD96-28 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/7/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 複数の同種類演算器を用いるパイプラインASIPの性能最大化設計のためのHW/SW分割アルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | A HW/SW Partitioning Algorithm to Synthesize the Highest Performance Pipelined ASIPs with Multiple Identical Functional Units |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パイプラインASIP / Pipelined ASIP |
| キーワード(2)（和/英） | MIFU(複数の同種類演算器) / MIFU (Multiple Identical Functional Units), Performance Maximization |
| キーワード(3)（和/英） | 性能最大化 / Partitioning |
| キーワード(4)（和/英） | 機能分割 |
| 第 1 著者 氏名（和/英） | ビン グエンゴク / Nguyen Ngoc BINH |
| 第 1 著者 所属（和/英） | 大阪大学大学院基礎工学研究科 情報数理系専攻 Dept. of Info. & Computer Sciences Graduate School of Engineering Science Osaka University |
| 第 2 著者 氏名（和/英） | 今井 正治 / Masaharu IMAI |
| 第 2 著者 所属（和/英） | 大阪大学大学院基礎工学研究科 情報数理系専攻 Dept. of Info. & Computer Sciences Graduate School of Engineering Science Osaka University |
| 第 3 著者 氏名（和/英） | 塩見 彰睦 / Akichika SHIOMI |
| 第 3 著者 所属（和/英） | 静岡大学情報学部 情報科学科 Dept. of Computer Science Faculty of Information Shizuoka University |
| 第 4 著者 氏名（和/英） | 武内 良典 / Yoshinori TAKEUCHI |
| 第 4 著者 所属（和/英） | 大阪大学大学院基礎工学研究科 情報数理系専攻 Dept. of Info. & Computer Sciences Graduate School of Engineering Science Osaka University |
| 発表年月日 | 1996/7/26 |
| 資料番号 | VLD96-28 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 201 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |