| 講演名 | 1996/10/17 プログラム可能なMSPA (Memory Sharing Processor Array) の設計法 李 冬菊, 國枝 博昭, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 筆者らは, 規則構造のアルゴリズムを高速に実行するMSPA (Memory Sharing Processor Array) アーキテクチャを提案した. そこではシストリックアレイと異り, 任意の数のプロセッサ要素を選択でき高い並列効率が達成できる点や設計過程が極めて簡単である点などのが特徴がある. 今回はこれらの特徴を利用して, 設計過程もハードウェアとして埋め込むことにより, 応用範囲の広いプログラム可能なMSPAの設計法について述べる. 得られたMSPAは, アルゴリズムサイズや先行制約関係などを入力パラメータに, それに適応したスケジュールやPE割り当てのためのパラメータを選択して, データパスやPE間接続などを変更する方式を採用しており, 高速性を損なうことなく, プログラム性を実現している. |
| 抄録(英) | Memory sharing processor array (MSPA) architecture has been proposed with advantages of high efficient parallel processing, less data storage requirement, and high cost performance. MSPA design methodology has been developed with regularity structure and systematic procedure. In this paper, programmable MSPA is proposed to embed not only MSPA architecture, but design procedure into silicon chip so that various applications can be performed with excellently high speed. MSPA controller schedules operations corresponding to algorithm size, allocates resources altomaticaly, manipulates data flow among I/O ports, memory and processing elements (PEs). The introduction of this controller lead to a possibility to realize programmable and reconfigurable MSPA chip design. |
| キーワード(和) | アレープロセッサ / 並列処理 / メモリアドレス生成 / 再構成 / プログラム可能プロセッサ |
| キーワード(英) | parallel processing / interconnection / memory address generation / array processor architecture. |
| 資料番号 | VLD96-52 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/10/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | プログラム可能なMSPA (Memory Sharing Processor Array) の設計法 |
| サブタイトル（和） | |
| タイトル（英） | Programmable Design for Memory Sharing Processor Array (MSPA) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アレープロセッサ / parallel processing |
| キーワード(2)（和/英） | 並列処理 / interconnection |
| キーワード(3)（和/英） | メモリアドレス生成 / memory address generation |
| キーワード(4)（和/英） | 再構成 / array processor architecture. |
| キーワード(5)（和/英） | プログラム可能プロセッサ |
| 第 1 著者 氏名（和/英） | 李 冬菊 / Dongju Li |
| 第 1 著者 所属（和/英） | 東京工業大学電気電子工学科 Dept. of EE Eng. Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 國枝 博昭 / Hiroaki Kunieda |
| 第 2 著者 所属（和/英） | 東京工業大学電気電子工学科 Dept. of EE Eng. Tokyo Institute of Technology |
| 発表年月日 | 1996/10/17 |
| 資料番号 | VLD96-52 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 298 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |