| 講演名 | 1997/3/7 スケッチレイアウトシステムにおけるBGAパッケージ配線手法 柴田 修一, 戸川 望, 佐藤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | BGA(Ball Grid Array)パッケージの平面配線問題は,ピン配列が対称性を持つことより,ピン-パッドのマッピング問題として定式化される.本稿では,位相レイアウトモデルに基づいたスケッチレイアウトシステムにおけるBGA配線手法を提案する.提案手法は,各配線を対角線上に存在するピンから離れたピン間(ピッチ)を通過させることにより,最大混雑度及び最大配線長の減少を可能とし,同一周上のピン列におけるピッチを通過する配線本数の差を1に抑えることができる.提案手法を計算機上に実装し,評価した結果を報告する. |
| 抄録(英) | BGA (Ball Grid Array) planar routing problem is formulated as a mapping problem of Pads to pins since it has symmetrical grid arrays of pins. In this paper, we propose a BGA routing algorithm and incorporate it into our sketch layout system, which is based on a topological layout model. In our algorithm, since wires pass through pitches away from the diagonal line of the pin arrays. it call reduce the wire congestion and maximum wire length. The algorithm obtains wiring results in which the number of wires passing through a pitch on the pin ring deffers by at most one. Experimental results show its efficiency and effectiveness. |
| キーワード(和) | スケッチレイアウトシステム / BGA / 平面配線 |
| キーワード(英) | sketch layout system / Ball Grid Array / Planar routing |
| 資料番号 | VLD96-106,ICD96-216 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/3/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スケッチレイアウトシステムにおけるBGAパッケージ配線手法 |
| サブタイトル（和） | |
| タイトル（英） | A BGA Package Routing Algorithm on Sketch Layout System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スケッチレイアウトシステム / sketch layout system |
| キーワード(2)（和/英） | BGA / Ball Grid Array |
| キーワード(3)（和/英） | 平面配線 / Planar routing |
| 第 1 著者 氏名（和/英） | 柴田 修一 / Shuuichi SHIBATA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子通信学科 Dept. of Electronics and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電子通信学科 Dept. of Electronics and Communication Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 佐藤 政生 / Masao SATO |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子通信学科 Dept. of Electronics and Communication Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子通信学科 Dept. of Electronics and Communication Engineering, Waseda University |
| 発表年月日 | 1997/3/7 |
| 資料番号 | VLD96-106,ICD96-216 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 556 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |