| 講演名 | 1997/3/7 レイアウトを考慮したトランジスタサイジングの一手法 田中 正和, 福井 正博, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | レイアウト合成時のトランジスタの拡散領域の容量を精度良く評価して、トランジスタのゲート幅の最適化を行う手法について報告する。従来手法では、拡散の共有化やトランジスタの折り返しといったレイアウト合成時に変化する容量や面積を正確に見積もっていなかった。本手法では、回路性能に大きな影響を与えるトランジスタの拡散領域の共有化の行なわれる箇所をトランジスタの接続関係やゲート幅から推定し、その推定に基づいてレイアウト合成時の拡散領域の容量をより正確に見積り、定式化し、最適なトランジスタサイズの決定に用いるものである。本手法によるクリティカルパス遅延の最適化では、最大10%の改善効果が得られた。 |
| 抄録(英) | We have proposed an algorithm to optimize the gate width of transistors by incorporating an accurate estimation model for the capacitance of diffusion regions in synthesized layout. Though prior works did not estimate the drain capacitance of transistors in synthesized layout, we have proposed a new approach to get an optimal set of transistor sizes by taking advantage of an accurate layout model that considers diffusion sharing and transistor folding. We formulate the layout model with a linear equation, then optimize the transistor sizes with a dynamic programming method. We have improved the sizing results by at most 10% in the critical path delay. |
| キーワード(和) | トランジスタ / サイジング / レイアウト拡散共有 / 遅延 / 容量 / 最適化 |
| キーワード(英) | transistor / sizing / layout / diffusion sharing / delay / capacitance / optimization |
| 資料番号 | VLD96-100,ICD96-210 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/3/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | レイアウトを考慮したトランジスタサイジングの一手法 |
| サブタイトル（和） | |
| タイトル（英） | A Transistor Sizing Algorithm Incorporating Layout Information |
| サブタイトル（和） | |
| キーワード(1)（和/英） | トランジスタ / transistor |
| キーワード(2)（和/英） | サイジング / sizing |
| キーワード(3)（和/英） | レイアウト拡散共有 / layout |
| キーワード(4)（和/英） | 遅延 / diffusion sharing |
| キーワード(5)（和/英） | 容量 / delay |
| キーワード(6)（和/英） | 最適化 / capacitance |
| 第 1 著者 氏名（和/英） | 田中 正和 / Masakazu Tanaka |
| 第 1 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 第 2 著者 氏名（和/英） | 福井 正博 / Masahiro Fukui |
| 第 2 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 発表年月日 | 1997/3/7 |
| 資料番号 | VLD96-100,ICD96-210 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 556 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |