| 講演名 | 1997/3/7 接続コストの最小化を目的とした高速アロケーション手法 加藤 健吉, 戸川 望, 佐藤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ディジタル信号処理ハードウェアのデータパス設計を対象とした高速なアロケーション手法を提案する.提案手法はレジスタトランスファレベルのアーキテクチャにおける接続コストの最小化を目的とし,(1)2部グラフの最小重みマッチングによるレジスタ割当て,(2)接続確率による演算器割当て,(3)接続確率によるレジスタ再割当てを基本とする.(1),(2),(3)において,常に接続コストの最小化を目的とすることで,比較的高速にしかも最適解に近い解を算出することができる.提案手法を計算機上に実装し評価した結果を報告する. |
| 抄録(英) | In this paper, we propose a fast resource allocation algorithm for data path design of digital signal processors, whose objective is minimizing interconnection costs of the architecture in reegister-transfer level. The proposed algorithm is composed of (1)register assignment by bipartite weighted matching, (2)functional unit assignment by interconnection probability, and (3)register reassignment by interconnection probability. Since the algorithm takes account of interconnection costs in (1), (2), and (3), it obtains near-optimal solutions in a short time. The experimental results show the effectiveness and efficiency of our algorithm. |
| キーワード(和) | ディジタル信号処理 / データパス設計 / 高位合成 / アロケーション / 接続コスト |
| キーワード(英) | digital signal processing / data path design / high-level synthesis / allocation / interconnection costs |
| 資料番号 | VLD96-96,ICD96-206 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/3/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 接続コストの最小化を目的とした高速アロケーション手法 |
| サブタイトル（和） | |
| タイトル（英） | A Fast Resource Allocation Algorithm for Minimizing Interconnection Costs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ディジタル信号処理 / digital signal processing |
| キーワード(2)（和/英） | データパス設計 / data path design |
| キーワード(3)（和/英） | 高位合成 / high-level synthesis |
| キーワード(4)（和/英） | アロケーション / allocation |
| キーワード(5)（和/英） | 接続コスト / interconnection costs |
| 第 1 著者 氏名（和/英） | 加藤 健吉 / Kenkichi KATO |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子通信学科 Dept. of Electronics and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電子通信学科 Dept. of Electronics and Communication Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 佐藤 政生 / Masao SATO |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子通信学科 Dept. of Electronics and Communication Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子通信学科 Dept. of Electronics and Communication Engineering, Waseda University |
| 発表年月日 | 1997/3/7 |
| 資料番号 | VLD96-96,ICD96-206 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 556 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |