| 講演名 | 1997/3/6 PPRAM(DRAM/ロジック混載)型LSIにおけるメモリパス構成法 冨田 裕人, 村上 和彰, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | PPRAM(Parallel Processing RAM)に代表されるDRAM/ロジック混載LSIは,従来の「MPU+DRAM」分チップ構成に比べて,ロジックとDRAM間のメモリパス・アーキテクチャの設計の自由度が飛躍的に向上する.例えば,(a)キャッシュ付きレジスタ-レジスタ・アーキテクチャ,(b)キャッシュ無しレジスタ-レジスタ・アーキテクチャ,(c)メモリ-メモリ・アーキテクチャの3つのアプローチが可能である.また,実際の設計に関しては,(1)性能,(2)面積,(3)消費電力の間でトレードオフをうまく採らなければならない.本稿においては,(a)オンチップ・メモリパス・アーキテクチャに関して(2)面積を見積もる手法を検討する.まず,採り得るメモリパスすべてをモデル化し,それらのモデルに対して面積の定式化を行っている.そして,その面積式を用いて代表的なメモリパス・モデルに関して面積評価を行い,各メモリパス・モデルの面積特性について議論している. |
| 抄録(英) | Merged DRAM/logic chip architectures, such as PPRAM(Parallel Proccssing RAM), will improve the design freedom as compared with conventional computer systems consisting of separate MPU and DRAM chips. For example, they will allow us to exploit at least three on-chip memorypath architectures: (a)register-register architecture with cache memory, (b)register-register architecture without cache memory, and (c)memory-memory architecture. Regarding the real LSI design, it is necessary to tradeoff between (1)performance, (2)areas, and (3)power. This paper develops the models of the memorypaths for the register-register architecture with cache memory and their area formulas, in order to enable the comparison of the memorypath designs. Then, the paper evaluates the area characteristics of these memorypath models quantitatively. |
| キーワード(和) | PPRAM / DRAM/ロジック混載チップ / DRAM / 回路設計 |
| キーワード(英) | PPRAM / merged DRAM/logic LSI / DRAM / circuit design |
| 資料番号 | VLD96-89,ICD96-199 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/3/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PPRAM(DRAM/ロジック混載)型LSIにおけるメモリパス構成法 |
| サブタイトル（和） | |
| タイトル（英） | Memorypath Design for PPRAM-type Merged DRAM/Logic LSI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | PPRAM / PPRAM |
| キーワード(2)（和/英） | DRAM/ロジック混載チップ / merged DRAM/logic LSI |
| キーワード(3)（和/英） | DRAM / DRAM |
| キーワード(4)（和/英） | 回路設計 / circuit design |
| 第 1 著者 氏名（和/英） | 冨田 裕人 / Hiroto TOMITA |
| 第 1 著者 所属（和/英） | 九州大学工学部情報工学科 Department of Computer Science and Communication Engineering, Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | 村上 和彰 / Kazuaki MURAKAMI |
| 第 2 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering, Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 発表年月日 | 1997/3/6 |
| 資料番号 | VLD96-89,ICD96-199 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 555 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |