| 講演名 | 1997/3/6 ニューロンMOS多入力加算器を用いた並列乗算器の設計 廣瀬 啓, 安浦 寛人, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 多機能デバイスであるニューロンMOSトランジスタ(neuMOS)を有効に利用する並列乗算器のハードウェアアルゴリズムの検討を行った.neuMOSの対称関数実現容易性に着目し,多入力加算器(MIA)を用いた乗算器の部分積削減部構成法を提案する.設計した乗算器の面積と遅延の評価を行ったところ,neuMOS(3;2)MIA型乗算器はCM0S配列型の平均85%の面積で実現でき,CM0S(3;2)MIA型と比較しても平均30%高速化できることが分かった. |
| 抄録(英) | We investigate a hardware algorithm for parallel multipliers using a neuron MOS transistor(neuMOS), which is a highly functional device. Since the neuMOS is easy to realize symmetrical functions, we apply the parallel multiplication algorithm using multiple input adders(MIAs) to a neuMOS multiplier. The result of physical design and SPICE simulation shows a multiplier with neuMOS(3;2)MIAs is about 85% area of the CMOS array-style multiplier on average, and about 30% faster than the multiplier with CMOS(3;2)MIAs on average. |
| キーワード(和) | ニューロンMOSトランジスタ / 並列乗算器 / 多入力加算器 / ハードウェアアルゴリズム |
| キーワード(英) | neuron MOS transistor / parallel multiplier / multiple input adder / hardware algorithm |
| 資料番号 | VLD96-88,ICD96-198 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1997/3/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ニューロンMOS多入力加算器を用いた並列乗算器の設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of Parallel Multipliers using Neuron MOS Multiple Input Adders |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ニューロンMOSトランジスタ / neuron MOS transistor |
| キーワード(2)（和/英） | 並列乗算器 / parallel multiplier |
| キーワード(3)（和/英） | 多入力加算器 / multiple input adder |
| キーワード(4)（和/英） | ハードウェアアルゴリズム / hardware algorithm |
| 第 1 著者 氏名（和/英） | 廣瀬 啓 / Kei HIROSE |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering, Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | 安浦 寛人 / Hiroto YASUURA |
| 第 2 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering, Graduate School of Information Science and Electrical Engineering, Kyushu University |
| 発表年月日 | 1997/3/6 |
| 資料番号 | VLD96-88,ICD96-198 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 555 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |