| 講演名 | 2002/8/27 フローティングゲートMOSFETを用いたマルチスクロール回路(<特集>非線形回路システム及び一般) 藤原 徹哉, 堀尾 喜彦, 合原 一幸, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | フローティングゲートMOSFETを用いたダブルスクロール回路を拡張し,カオスアトラクタ中に多数のスクロール構造を持つマルチスクロール回路を提案する.提案する回路では,フローティングゲートMOSFETから成る区分線形N字型非線形抵抗回路を複数並列接続することにより,高次の区分線形特性を実現している.提案回路の特性は制御電圧により調整することが可能であるため,多様なダイナミクスを得ることができる.さらに,提案回路は,標準的なCMOS半導体プロセスで集積回路化可能であり,小型化,高速化が期待できる.提案する回路を用いたHSPICEによる回路シミュレーションにより,トリプルおよびクワッドスクロールアトラクタを示す. |
| 抄録(英) | This paper proposes a multi-scroll circuit that has more than two scroll structures in its chaotic attractor. The circuit is an extention of the previously proposed double-scroll circuit with floating-gate MOSFETs. In the proposed circuit, the high-order nonlinear negative conductance is composed of multiple N-type negative conductance circuits in parallel. The V-I characteristics of the negative conductance circuit can be altered by the external control voltages, so that variety of dynamics can be obtained from the circuit. The circuit is compatible to a standard CMOS semiconductor proces, thus miniaturization and fast operation are possible. Simulation results with HSPICE illustrate the triple and quadruple-scroll chaotic attractors. |
| キーワード(和) | マルチスクロール回路 / カオス / フローティングゲートMOSFET回路 |
| キーワード(英) | Multi-scroll circuit / Chaos / Floating-gate MOSFET circuits |
| 資料番号 | NLP2002-41 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NLP |
|---|---|
| 開催期間 | 2002/8/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Nonlinear Problems (NLP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | フローティングゲートMOSFETを用いたマルチスクロール回路(<特集>非線形回路システム及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Multi-Scroll Circuit Using Floating-Gate MOSFETs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチスクロール回路 / Multi-scroll circuit |
| キーワード(2)（和/英） | カオス / Chaos |
| キーワード(3)（和/英） | フローティングゲートMOSFET回路 / Floating-gate MOSFET circuits |
| 第 1 著者 氏名（和/英） | 藤原 徹哉 / Tetsuya Fujiwara |
| 第 1 著者 所属（和/英） | 東京電機大学 工学部電子工学科 Dent. of Electronic Engineering, Tokyo Denki University |
| 第 2 著者 氏名（和/英） | 堀尾 喜彦 / Yoshihiko Horio |
| 第 2 著者 所属（和/英） | 東京電機大学 工学部電子工学科 Dent. of Electronic Engineering, Tokyo Denki University |
| 第 3 著者 氏名（和/英） | 合原 一幸 / Kazuyuki Aihara |
| 第 3 著者 所属（和/英） | 東京大学,工学部計数工学科,CREST,科学技術振興事業団 Dept. of Mathematical Engineering, The University of Tokyo and CREST, JST. |
| 発表年月日 | 2002/8/27 |
| 資料番号 | NLP2002-41 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 297 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |