| 講演名 | 2000/2/4 ニューロンMOSダウンリテラル回路の構成と解析 沈 靖, 永里 政嗣, 淡野 公一, 石塚 興彦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, ニューロンMOSトランジスタを用いた3種類のダウンリテラル回路について理論的に解析し, 比較した結果について報告する.これらの回路は, 従来の回路に必要な多レベルイオン注入技術を用いずに標準のCMOSプロセスで製造できるという利点をもつ.また, バイアス電圧を制御することにより, 同じ回路で任意のダウンリテラル関数を実現することができる.本研究室で提案したνMOSダウンリテラル回路(νMOS DLC)は, 柴田らによって提案されているC-νMOSインバータよりノイズマージン, スイッチング感度に優れており, かつ低消費電力である.また, 面積やバイアス端子の減少が期待できるHalf-νMOS DLCについても解析を行った.3種類のダウンリテラル回路の特性は, HSPICEシミュレーションを用いて評価している. |
| 抄録(英) | Three kinds of down literal circuits basing neuron-MOS transistors are theoretically analyzed and compared in this paper. They provides the benefit that the circuit can be easily fabricated by standard CMOS process, instead of the multi-level ion implantation applied in the conventional circuit. Arbitrary down literal functions can be realized by varying the bias voltages in one circuit. The νMOS DLC proposed in our research shows greater noise margin, greater switching sensitivity, and lower power consumption than those of variable-threshold C-νMOS inverter presented by Shibata. The half-νMOS DLC shows the difficulty in setting bias voltages, and its transfer characteristic is not comparable with the others, although it has less layout area and bias number. Performances of three kinds of down literal circuits are evaluated by HSPICE simulations. |
| キーワード(和) | 多値論理 / ニューロンMOSトランジスタ / 電圧モード回路 / ダウンリテラル回路 |
| キーワード(英) | multiple-valued logic / neuron-MOS transistor / voltage-mode circuit / down literal circuit |
| 資料番号 | NLP99-148 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NLP |
|---|---|
| 開催期間 | 2000/2/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Nonlinear Problems (NLP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ニューロンMOSダウンリテラル回路の構成と解析 |
| サブタイトル（和） | |
| タイトル（英） | Design and analysis of Neuron-MOS Down Literal Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 多値論理 / multiple-valued logic |
| キーワード(2)（和/英） | ニューロンMOSトランジスタ / neuron-MOS transistor |
| キーワード(3)（和/英） | 電圧モード回路 / voltage-mode circuit |
| キーワード(4)（和/英） | ダウンリテラル回路 / down literal circuit |
| 第 1 著者 氏名（和/英） | 沈 靖 / Jing Shen |
| 第 1 著者 所属（和/英） | 宮崎大学工学部 Faculty of Engineering, Miyazaki University. |
| 第 2 著者 氏名（和/英） | 永里 政嗣 / Masashi Nagasato |
| 第 2 著者 所属（和/英） | 宮崎大学工学部 Faculty of Engineering, Miyazaki University. |
| 第 3 著者 氏名（和/英） | 淡野 公一 / Koichi Tanno |
| 第 3 著者 所属（和/英） | 宮崎大学工学部 Faculty of Engineering, Miyazaki University. |
| 第 4 著者 氏名（和/英） | 石塚 興彦 / Okihiko Ishizuka |
| 第 4 著者 所属（和/英） | 宮崎大学工学部 Faculty of Engineering, Miyazaki University. |
| 発表年月日 | 2000/2/4 |
| 資料番号 | NLP99-148 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 603 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |