講演名 1998/5/15
論理指向ニューラルネットワークを用いた3値論理回路の一方式
坂本 政祐, 山田 淳一, 森末 道忠,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 多値論理回路はLSI内部の配線数の減少などの特長を有しているが, 回路を構成する一般手法は確立されていない.本報告では, LOGO(LOGic Oriented)ニューラルネットワークと呼ばれる論理指向ニューラルネットワークを用いて3値論理回路を構成し, その有効性を検証する.まず, LOGOニューラルネットワークを電流モードMOSFETにより実現する回路について述べる.これにより多値論理回路の半導体集積回路としての実用化が可能である.次いで, 3値論理和・論理積, 3値半加算器, 3値フリップフロップ等をLOGOニューラルネットワークにより構成し, その動作をSPICEを用いた計算機シミュレーションにより検証している.
抄録(英) This paper describes a novel design method of ternary logic circuit by using Logic Oriented(LOGO) neural network. It allows to design signed ternary logic circuit in a simple way. First, we describe a implementation method of LOGO neural networks with the current-mode MOSFET circuit. Then we design a ternary logical sum and logical product gate, a half adder, a set-reset flip-flop and delay flip flop by using LOGO neural networks. In order to verify the function of the proposed circuits, simulations have been made by SPICE program.
キーワード(和) 論理指向ニューラルネットワーク / 3値論理回路 / MOSFET
キーワード(英) logic oriented neural network / tenary logic circuit / MOSFET
資料番号
発行日

研究会情報
研究会 NLP
開催期間 1998/5/15(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Nonlinear Problems (NLP)
本文の言語 JPN
タイトル(和) 論理指向ニューラルネットワークを用いた3値論理回路の一方式
サブタイトル(和)
タイトル(英) A Study of Ternary Logic Circuit by using Logic Oriented Neural Networks
サブタイトル(和)
キーワード(1)(和/英) 論理指向ニューラルネットワーク / logic oriented neural network
キーワード(2)(和/英) 3値論理回路 / tenary logic circuit
キーワード(3)(和/英) MOSFET / MOSFET
第 1 著者 氏名(和/英) 坂本 政祐 / Masahiro Sakamoto
第 1 著者 所属(和/英) 広島市立大学情報科学部情報機械システム工学科
Faculty of Information sciences, Hiroshima City University
第 2 著者 氏名(和/英) 山田 淳一 / Junichi Yamada
第 2 著者 所属(和/英) 広島市立大学情報科学部情報機械システム工学科
Faculty of Information sciences, Hiroshima City University
第 3 著者 氏名(和/英) 森末 道忠 / Mititada Morisue
第 3 著者 所属(和/英) 広島市立大学情報科学部情報機械システム工学科
Faculty of Information sciences, Hiroshima City University
発表年月日 1998/5/15
資料番号
巻番号(vol) vol.98
号番号(no) 45
ページ範囲 pp.-
ページ数 8
発行日