| 講演名 | 2000/6/15 CAS2000-18 / VLD2000-27 / DSP2000-39 配線分割手法を用いたFDTD法の高速化とマクロモデルの合成 宮下 裕文, 渡邊 貴之, 浅井 秀樹, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では多層基板上に配置された任意形状の配線を伝送線路モデルとして合成し、既存の回路シミュレーションを用いて過渡解析を行う方法について提案する。提案手法では、まず配線網にFDTD法を用い配線端子間のインパルス応答を求める。その際に、配線分割手法を用いてFDTD法の計算コストを削減する。次に応答波形から高速フーリエ変換(FFT)により基板全体のアドミタンス特性を導出する。さらに求めたアドミタンス特性から極と留数を導出し、SPICE等の回路シミュレータで解析可能なマクロモデルに合成する。以上により、基板形状を考慮した解析を効果的に行うことができる。 |
| 抄録(英) | The paper describes a novel method to simulate transient responses of interconnects. First, the impulse responses between any pair of terminals of lines are obtained by the finite-difference time-domain (FDTD) method, where the network partitioning technique is exploited for CPU time reduction. Next, Y-paramenter of the network is composed from the Y-paramenters of partitioning subnetworks. Then, the macromodels are synthesized from the frequency responses. Finally, with this model, the transient responses are rapidly simulated by the conventional circuit simulators. In conclusion the validity of this method is verified by comparison with the time-consuming FDTD simulation. |
| キーワード(和) | 伝送線路 / 時間領域差分(FDTD)法 / 配線分割手法 / 多層配線マクロモデル |
| キーワード(英) | transmission lines / finite-difference time-domain method / network partitioning technique / interconnect macro-modeling |
| 資料番号 | CAS2000-18,VLD2000-27,DSP2000-39 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DSP |
|---|---|
| 開催期間 | 2000/6/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Digital Signal Processing (DSP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | CAS2000-18 / VLD2000-27 / DSP2000-39 配線分割手法を用いたFDTD法の高速化とマクロモデルの合成 |
| サブタイトル（和） | |
| タイトル（英） | An Efficient FDTD Method Using the Network Partitioning Technique and Synthesis of Interconnect Macromodel |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 伝送線路 / transmission lines |
| キーワード(2)（和/英） | 時間領域差分(FDTD)法 / finite-difference time-domain method |
| キーワード(3)（和/英） | 配線分割手法 / network partitioning technique |
| キーワード(4)（和/英） | 多層配線マクロモデル / interconnect macro-modeling |
| 第 1 著者 氏名（和/英） | 宮下 裕文 / Hirofumi MIYASHITA |
| 第 1 著者 所属（和/英） | 静岡大学工学部システム工学科 Department of Systems Engineering, Faculty of Engineering, Shizuoka University |
| 第 2 著者 氏名（和/英） | 渡邊 貴之 / Takayuki WATANABE |
| 第 2 著者 所属（和/英） | 静岡県立大学経営情報学部経営情報学科 School of Administration and Informatics University of Shizuoka |
| 第 3 著者 氏名（和/英） | 浅井 秀樹 / Hideki ASAI |
| 第 3 著者 所属（和/英） | 静岡大学工学部システム工学科 Department of Systems Engineering, Faculty of Engineering, Shizuoka University |
| 発表年月日 | 2000/6/15 |
| 資料番号 | CAS2000-18,VLD2000-27,DSP2000-39 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 122 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |