講演名 1999/10/28
167MH_z 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
山田哲也, 荒川文男, 林伴一, 戸塚米太郎, 西井修,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 0.18tl,111、5層配線CMOSプロセスを用いて2命令発行のスーパースカラマイクロプロセッサ向けの浮動小数点ユニットを開発した。1.8Vにて167MHzで動作する。消費電カは0.4Wである。本浮動小数点ユニットは工EEE-754規格に準拠する。3Dグラフィックス強化のために内積演算器を内蔵し、1.2GFLOPSを達成する。低電カ化のために浮動小数点ユニットを使用しない命令をNOP命令に置換えるハードウェアを内蔵した。
抄録(英) A floating point unit for a two-way issued superscalor microprocesser is implemented within a 0.18μm CMOS five-layer-metal fabrication technology. The circuit operates at 167MH_z. 1.8V. It dissipates 0.4W. The floating point unit satisfies IEEE-754 standards. It has an inner product hardware for 3D graphics to achieve 1.2GFLOPS. A new hardware for reducing power is added. If the instruction does not need to use floating point unit, the hardware replace an instruction to NOP instruction.
キーワード(和) FPU、レジスタ、フォワーディング、NOP、内積演算、スーパースカラ
キーワード(英) FPU / register / forwarding / NOP / inner product / super scalar
資料番号 EA99-92
発行日

研究会情報
研究会 DSP
開催期間 1999/10/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Digital Signal Processing (DSP)
本文の言語 JPN
タイトル(和) 167MH_z 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
サブタイトル(和)
タイトル(英) Design of Floating Point unit for 167MH_z 0.4W 1.2GFLOPS Microprocessor
サブタイトル(和)
キーワード(1)(和/英) FPU、レジスタ、フォワーディング、NOP、内積演算、スーパースカラ / FPU
第 1 著者 氏名(和/英) 山田哲也 / YamadaTetsuya Y
第 1 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory. Hitachi Ltd.
第 2 著者 氏名(和/英) 荒川文男 / ArakawaFumio A
第 2 著者 所属(和/英)
第 3 著者 氏名(和/英) 林伴一 / HayashiTomoichi H
第 3 著者 所属(和/英)
第 4 著者 氏名(和/英) 戸塚米太郎 / TotsukaYonetarou T
第 4 著者 所属(和/英)
第 5 著者 氏名(和/英) 西井修 / NishiiOsamu N
第 5 著者 所属(和/英)
発表年月日 1999/10/28
資料番号 EA99-92
巻番号(vol) vol.99
号番号(no) 396
ページ範囲 pp.-
ページ数 7
発行日