講演名 1999/1/22
移動通信伝送路におけるDS/CDMA受信機のための適応チップレベル位相推定
栗原 真一, 大石 邦夫,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文では, レイリーフェージング伝送路におけるDS/CDMA受信機のためのチップレベルでの位相推定器を提案する.フェージング環境下では, 受信信号に含まれる位相成分を位相推定器であらかじめ除去し, 適応フィルタによって他ユーザ干渉を抑制することが効果的である.従来の位相推定器は位相推定をビット間隔で行い, その平均値を用いて位相成分を除去していたので伝送路の特性が激しく変化する場合, 十分な性能が得られなかった.そこで, 提案する位相推定器ではより高い追従性能を得るために, チップ間隔で位相の推定を行う.これより, 従来の位相推定器に比べて, 伝送路の特性変動が激しい場合でも十分な追従性能を実現でき, 高い推定精度が得られる.計算機シミュレーションでは, 位相推定器の構造の検討と共に, 提案する位相推定器が従来の方式よりも小さいビット誤り率を実現できることを示す.
抄録(英) This paper presents a phase estimator, which can be applied to chip-level DS/CDMA detector over Rayleigh-fading channels. The DS/CDMA detector over Rayleigh-fading channels needs to remove transmitted channel phase. The operation must be implemented before the adaptive filter that suppresses multiple interference. The conventional phase estimator has estimated channel phase at bit period, and removed it by averaging the phase. But, the proposed phase estimator can remove channel phase at chip-period. This method is that DS/CDMA detector does not need integrate operation, but phase estimator replaces the integrator. The computer simulations for bit-error rate show that the performance of the proposed method is better than one of the conventional method, and that the proposed estimator is useful for tracking chip-by-chip channel phase estimation.
キーワード(和) 非同期DS/CDMA / 適応信号処理 / 干渉抑制 / レイリーフェージング / チップレベル位相推定
キーワード(英) Async.DS/CDMA / Adaptive signal processing / Interference suppression / Rayleigh-fading / Chip-level channel phase estimation
資料番号 DSP98-169,SAT98-89,RCS98-191
発行日

研究会情報
研究会 RCS
開催期間 1999/1/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Radio Communication Systems (RCS)
本文の言語 JPN
タイトル(和) 移動通信伝送路におけるDS/CDMA受信機のための適応チップレベル位相推定
サブタイトル(和)
タイトル(英) Adaptive Chip-Level Channel Phase Estimation for DS/CDMA Receiver over Rayleigh-Fading Channels
サブタイトル(和)
キーワード(1)(和/英) 非同期DS/CDMA / Async.DS/CDMA
キーワード(2)(和/英) 適応信号処理 / Adaptive signal processing
キーワード(3)(和/英) 干渉抑制 / Interference suppression
キーワード(4)(和/英) レイリーフェージング / Rayleigh-fading
キーワード(5)(和/英) チップレベル位相推定 / Chip-level channel phase estimation
第 1 著者 氏名(和/英) 栗原 真一 / Shin-ichi Kurihara
第 1 著者 所属(和/英) 東京工科大学大学院工学研究科システム電子工学専攻
Graduate School of System Electronics, Tokyo University of Technology
第 2 著者 氏名(和/英) 大石 邦夫 / Kunio Oishi
第 2 著者 所属(和/英) 東京工科大学工学部電子工学科
Electronics Department, School of Engineering, Tokyo University of Technology
発表年月日 1999/1/22
資料番号 DSP98-169,SAT98-89,RCS98-191
巻番号(vol) vol.98
号番号(no) 538
ページ範囲 pp.-
ページ数 7
発行日