| 講演名 | 1995/10/19 演算遅れ時間最小化のためのパイプライン構造VLSIプロセッサの最適設計 佐々木 正行, 亀山 充隆, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 知能ロボットシステムなど、動的に変化する環境に高速に応答する必要のある知能集積システムにおいては、空間的、時間的な並列処理を用いて演算遅れ時間が最小となる専用VLSIプロセッサの開発が重要となる。本稿では、このような観点から、パイプライン構造VLSIプロセッサをモデルとし、与えられたデータフローグラフ(DFG)に対し、チップ面積、チップのピン数の制約条件の下で演算遅れ時間を最小にするスケジューリング法を提案する。 |
| 抄録(英) | In intelligent integrated systems such as robotics for autonomous work, it is essential to respond to the change of the environment very quickly. Therefore, the development of special-purpose VLSI processors with minimum delay time becomes a very important subject. In order to minimize the delay time, the processing requires a suitable combination of specially parallel and pipeline processing. In order to minimize the delay time, the processing requires a suitable combination of specially parallel and pipeline processing. In this article, we present a scheduling algorithm for high-level synthesis, where the input to the scheduler is a behavioral description viewed as a data flow graph. The scheduler minimizes the delay time under the constraint of a silicon area and I/O pins. |
| キーワード(和) | 知能集積システム / ハイレベルシンセシス / パイプライン / 空間的並列処理 / 演算遅れ時間最小化 / スケジューリング |
| キーワード(英) | intelligent integrated systems / high-level synthesis / pipeline / specially parallel processing / minimum delay time / scheduling |
| 資料番号 | DSP95-102,ICD95-151 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DSP |
|---|---|
| 開催期間 | 1995/10/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Digital Signal Processing (DSP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 演算遅れ時間最小化のためのパイプライン構造VLSIプロセッサの最適設計 |
| サブタイトル（和） | |
| タイトル（英） | Optimal Design of a VLSI Parallel Processor with Minimum Delay Time |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 知能集積システム / intelligent integrated systems |
| キーワード(2)（和/英） | ハイレベルシンセシス / high-level synthesis |
| キーワード(3)（和/英） | パイプライン / pipeline |
| キーワード(4)（和/英） | 空間的並列処理 / specially parallel processing |
| キーワード(5)（和/英） | 演算遅れ時間最小化 / minimum delay time |
| キーワード(6)（和/英） | スケジューリング / scheduling |
| 第 1 著者 氏名（和/英） | 佐々木 正行 / Masayuki Sasaki |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 亀山 充隆 / Michitaka Kameyama |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 発表年月日 | 1995/10/19 |
| 資料番号 | DSP95-102,ICD95-151 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 298 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |