| 講演名 | 1995/10/19 [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案 鈴木 弘明, 森中 浩之, 牧野 博之, 中瀬 泰伸, 益子 耕一郎, 角 正, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 浮動小数点形式の加減算時に生じる桁落ちシフト量を予測するための新規回路を提案した。この方法ではシフト量の先行予測を加算と並列に実行することに加え、シフト処理そのものも丸め処理と並列に実行する。提案した予測回路はシンプルな論理式で表すことができ、それを用いた場合のトランジスタ数の増加は1.8%に過ぎない。0.5μmCMOSプロセス技術を用いた試作結果より、160MHzでの高速動作を確認した。 |
| 抄録(英) | This paper describes a new Leading-Zero Anticipatory (LZA) Logic for high-speed floating-point addition (FADD). This method carries out the pre-decoding for the normalization concurrently with the addition for significant. Besides, it performs the shift operation in parallel with the rounding operation. The proposed logic consists of the simple circuit with l.8% penalty in transistor count. The FADD core using the proposed logic operates at 160MHz, where the core has been fabricated with 0.5μm CMOS technology with triple metal interconnections. |
| キーワード(和) | 浮動小数点演算 / 浮動小数点加減算器 / 桁落ちシフト量予測機構 |
| キーワード(英) | Floating-Point Arithmetic / Floating-Point Adder Subtractor / Lading-zero Anticipation |
| 資料番号 | DSP95-98,ICD95-147 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DSP |
|---|---|
| 開催期間 | 1995/10/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Digital Signal Processing (DSP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案 |
| サブタイトル（和） | |
| タイトル（英） | Leading-zero Anticipatory Logic for High-speed Floating Point Addition |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 浮動小数点演算 / Floating-Point Arithmetic |
| キーワード(2)（和/英） | 浮動小数点加減算器 / Floating-Point Adder Subtractor |
| キーワード(3)（和/英） | 桁落ちシフト量予測機構 / Lading-zero Anticipation |
| 第 1 著者 氏名（和/英） | 鈴木 弘明 / Hiroaki SUZUKI |
| 第 1 著者 所属（和/英） | 三菱電機株式会社 システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
| 第 2 著者 氏名（和/英） | 森中 浩之 / Hiroyuki MORINAKA |
| 第 2 著者 所属（和/英） | 三菱電機株式会社 システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
| 第 3 著者 氏名（和/英） | 牧野 博之 / Hiroshi MAKINO |
| 第 3 著者 所属（和/英） | 三菱電機株式会社 システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
| 第 4 著者 氏名（和/英） | 中瀬 泰伸 / Yasunobu NAKASE |
| 第 4 著者 所属（和/英） | 三菱電機株式会社 システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
| 第 5 著者 氏名（和/英） | 益子 耕一郎 / Koichiro MASHIKO |
| 第 5 著者 所属（和/英） | 三菱電機株式会社 システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
| 第 6 著者 氏名（和/英） | 角 正 / Tadashi SUMI |
| 第 6 著者 所属（和/英） | 三菱電機株式会社 システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
| 発表年月日 | 1995/10/19 |
| 資料番号 | DSP95-98,ICD95-147 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 298 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |