| 講演名 | 2002/1/23 GaAsショットキーラップゲート構造を用いたヘキサゴナル量子BDD集積回路技術 葛西 誠也, 湯元 美樹, 長谷川 英機, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 量子デバイスを集積化し論理回路を実現する, ヘキサゴナル量子BDD集積回路について述べる.二分決定グラフ(BDD)論理アーキテクチャをゲート制御量子細線や単電子デバイスを用いて実装する回路であり, 高密度ヘキサゴナルネットワークを利用して論理グラフを直接ハードウエア上に表現する, 新しい形態を有する.その実現には, GaAsヘキサゴナルナノ細線ネットワーク構造を, ショットキーラップゲート(WPG)で制御する方法を用いる.本手法に基づき, 量子細線形および単電子形の節点デバイスを試作評価し, 基本的な動作を確認した.次に, これらを集積化し, 基本論理回路および半加算器を実現し, 論理動作を実証した.さらに, 全加算器の設計, および2ビット全加算器の試作を通じ, 大規模集積化への可能性を示した. |
| 抄録(英) | A novel hexagonal quantum BDD integrated circuit technology is described. This circuit is based on a binary decision diagram (BDD) logic architecture and it is implemented by gate-controlled quantum wire and single electron devices arranged on a hexagonal network, which is realized by Schottky wrap gate (WPG) control of GaAs-based hexagonal nanowire networks.Quantum wire and single electron node devices were successfully fabricated and characterized.Then, basic logic circuits including a half adder were realized and their logic operations were confirmed.Feasibility for large scale integration in this new circuit technology was demonstrated by design and fabrication of full adder circuits. |
| キーワード(和) | BDD / 量子デバイス / 集積論理回路 / ヘキサゴナルナノ細線ネットワーク / ラップゲート(WPG) / GaAs |
| キーワード(英) | BDD / Quanturm Device / Integrated Logic Circuit / Hexagonal nanowire network / Schottky Wrap Gate / GaAs |
| 資料番号 | 2001-ED-246,2001-SDM-249 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2002/1/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | GaAsショットキーラップゲート構造を用いたヘキサゴナル量子BDD集積回路技術 |
| サブタイトル（和） | |
| タイトル（英） | Hexagonal Quantum BDD Integrated Circuit Utilizing GaAs Schottky Wrap Gate Structures |
| サブタイトル（和） | |
| キーワード(1)（和/英） | BDD / BDD |
| キーワード(2)（和/英） | 量子デバイス / Quanturm Device |
| キーワード(3)（和/英） | 集積論理回路 / Integrated Logic Circuit |
| キーワード(4)（和/英） | ヘキサゴナルナノ細線ネットワーク / Hexagonal nanowire network |
| キーワード(5)（和/英） | ラップゲート(WPG) / Schottky Wrap Gate |
| キーワード(6)（和/英） | GaAs / GaAs |
| 第 1 著者 氏名（和/英） | 葛西 誠也 / Seiya KASAI |
| 第 1 著者 所属（和/英） | 北海道大学量子集積エレクトロニクス研究センターおよび工学研究科 Research Center for Integrated Quantum Electronics and Graduate School of Electronics and Information Engineering, Hokkaido University |
| 第 2 著者 氏名（和/英） | 湯元 美樹 / Miki YUMOTO |
| 第 2 著者 所属（和/英） | 北海道大学量子集積エレクトロニクス研究センターおよび工学研究科 Research Center for Integrated Quantum Electronics and Graduate School of Electronics and Information Engineering, Hokkaido University |
| 第 3 著者 氏名（和/英） | 長谷川 英機 / Hideki HASEGAWA |
| 第 3 著者 所属（和/英） | 北海道大学量子集積エレクトロニクス研究センターおよび工学研究科 Research Center for Integrated Quantum Electronics and Graduate School of Electronics and Information Engineering, Hokkaido University |
| 発表年月日 | 2002/1/23 |
| 資料番号 | 2001-ED-246,2001-SDM-249 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 619 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |