| 講演名 | 2001/6/28 Side-gate Length Optimization for 50nm Induced Source/Drain MOSFETs , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | 50nm-long MOSFETs with two poly-Si side-gate spacers were designed. The optimization of side-gate length was investigated in the viewpoint of short channel effect, current drivability, and hot carrier effect that is dependent on the variation of the side-gate length. Two-dimensional and two-carrier device simulations of the biased side-gate MOSFET were carried out to optimize the side-gate length. The results of device simulation, such as threshold voltage roll-off, I_ |
| キーワード(和) | |
| キーワード(英) | side-gate / device simulation / short channel effect / current drivability / hot carrier effect |
| 資料番号 | ED2001-60, SDM2001-67 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2001/6/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Side-gate Length Optimization for 50nm Induced Source/Drain MOSFETs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / side-gate |
| 第 1 著者 氏名（和/英） | / Byung Yong Choi |
| 第 1 著者 所属（和/英） | Inter-university Semiconductor Research Center and School of Electrical Engineering, Seoul National University |
| 発表年月日 | 2001/6/28 |
| 資料番号 | ED2001-60, SDM2001-67 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 160 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |