| 講演名 | 2001/2/22 減圧CVDで形成したゲート酸化膜を有するシリコン単電子トランジスタの伝導特性 齋藤 真澄, 高橋 信義, 平本 俊郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 減圧CVDで形成したゲート酸化膜を有するシリコンポイントコンタクトチャネルMOSFETを作製し、室温でクーロンブロッケード振動を観測することに成功した。作製したデバイスの中には、室温でのクーロンブロッケード振動の電流山谷比が2と非常に大きく、一電子付加エネルギーが250meVを超えるデバイスや、低温でドット中の量子準位の離散性に起因する階段状特性を示すデバイスも存在した。ドットとトンネル障壁の形成機構は未解明であり、今後さらなる研究が必要である。 |
| 抄録(英) | We fabricated silicon point-contact channel MOSFETs with gate oxides formed by LP-CVD and successfully demonstrated Coulomb blockade oscillations at room temperature. In one device, the peak-to-valley current ratio of Coulomb blockade oscillations at room temperature is about 2, and single-electron addition energy is as large as 251 meV. In another device, staircase feature due to discrete quantum levels in a dot is observed at low temperatures. The formation mechanisms of silicon dot and tunnel barriers are not clear at present, calling for further investigation. |
| キーワード(和) | シリコン単電子トランジスタ / クーロンブロッケード振動 / 室温動作 / 極微細ドット / 量子準位 / 階段状特性 |
| キーワード(英) | silicon single-electron transistor / Coulomb blockade oscillations / room temperature operation / ultrasmall quantum dot / quantum levels / staircase feature |
| 資料番号 | ED2000-262,SDM2000-216 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2001/2/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 減圧CVDで形成したゲート酸化膜を有するシリコン単電子トランジスタの伝導特性 |
| サブタイトル（和） | |
| タイトル（英） | Transport characteristics of silicon single-electron transistors with gate oxides formed by LP-CVD |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シリコン単電子トランジスタ / silicon single-electron transistor |
| キーワード(2)（和/英） | クーロンブロッケード振動 / Coulomb blockade oscillations |
| キーワード(3)（和/英） | 室温動作 / room temperature operation |
| キーワード(4)（和/英） | 極微細ドット / ultrasmall quantum dot |
| キーワード(5)（和/英） | 量子準位 / quantum levels |
| キーワード(6)（和/英） | 階段状特性 / staircase feature |
| 第 1 著者 氏名（和/英） | 齋藤 真澄 / Masumi Saitoh |
| 第 1 著者 所属（和/英） | 東京大学 生産技術研究所 Institute of Industrial Science, the University of Tokyo |
| 第 2 著者 氏名（和/英） | 高橋 信義 / Nobuyoshi Takahashi |
| 第 2 著者 所属（和/英） | 東京大学 生産技術研究所 Institute of Industrial Science, the University of Tokyo |
| 第 3 著者 氏名（和/英） | 平本 俊郎 / Toshiro Hiramoto |
| 第 3 著者 所属（和/英） | 東京大学 生産技術研究所:東京大学 大規模集積システム設計教育研究センター Institute of Industrial Science, the University of Tokyo:VLSI Design and Education Center, the University of Tokyo |
| 発表年月日 | 2001/2/22 |
| 資料番号 | ED2000-262,SDM2000-216 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 642 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |