講演名 2000/8/17
ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
山下 毅雄, 吉田 直樹, 坂本 将俊, 松本 隆, 楠 貢, 高橋 英行, 若原 篤, 伊藤 卓司, 清水 照久, 栗田 公三郎, 日下田 恵一, 森 和孝, 丹波 展雄, 加藤 直樹, 宮本 和久, 山縣 良, 田中 広紀, 檜山 徹,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 最適設計された3種類の閾値をディレイ分析に基づいて使用した450MHz64ビットRISCプロセッサ。18.5x18.5mm^2のチップ内に8.3Mトランジスタの論理と、20MトランジスタのRAMを有する。Lg=0.2μm、Tox=4nm、電源電圧1.8v、7層配線0.25μmCMOSプロセスを適用。低スタンバイ電流で高速動作を実現するために、3種類の閾値を必要最小限に使用する設計技術を新しく導入した。この技術はスタティック回路のみならずクロック分配系、レジスタファイル、ダイナミック回路を有するRAMマクロにも幅広く適用されている。
抄録(英) A 450MHz 64bit RISC processor developed for the Super Technical Server is presented in this paper. The die of 18.5x18.5mm2 contains 8.3million transistors of logic gates and 20million transistors of RAM's. A 0.25mm CMOS of Lg=0.2mm, tox=4nm, Vdd=1.8V with 7-layer metal technology enables this integration. To achieve this high operation frequency, multiple threshold voltage design is newly introduced with minimum standby current. We have successfully applied it to not only static circuits but also clock distribution drivers, register files and even dynamic circuits in RAM macros to take full advantage of this technique.
キーワード(和) 閾値切り替え / RISCプロセッサ / 基板バイアス / リーク電流 / CMOS
キーワード(英) Multiple Threshold Voltage / RISC Processor / Substrate Bias / Leak Current / CMOS
資料番号 ED2000-117,SDM2000-99,ICD2000-53
発行日

研究会情報
研究会 ED
開催期間 2000/8/17(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Electron Devices (ED)
本文の言語 JPN
タイトル(和) ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
サブタイトル(和)
タイトル(英) ED2000-117 / SDM2000-99 / ICD2000-53 A 450MHz 64bit RISC Processor using Multiple Threshold Voltage CMOS
サブタイトル(和)
キーワード(1)(和/英) 閾値切り替え / Multiple Threshold Voltage
キーワード(2)(和/英) RISCプロセッサ / RISC Processor
キーワード(3)(和/英) 基板バイアス / Substrate Bias
キーワード(4)(和/英) リーク電流 / Leak Current
キーワード(5)(和/英) CMOS / CMOS
第 1 著者 氏名(和/英) 山下 毅雄 / Takeo Yamashita
第 1 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 2 著者 氏名(和/英) 吉田 直樹 / Naoki Yoshida
第 2 著者 所属(和/英) 日立超LSIシステムズ
Hitachi ULSI Systems, Co., Ltd.
第 3 著者 氏名(和/英) 坂本 将俊 / Masatoshi Sakamoto
第 3 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 4 著者 氏名(和/英) 松本 隆 / Takashi Matsumoto
第 4 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 5 著者 氏名(和/英) 楠 貢 / Mitsugu Kusunoki
第 5 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 6 著者 氏名(和/英) 高橋 英行 / Hideyuki Takahashi
第 6 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 7 著者 氏名(和/英) 若原 篤 / Atsushi Wakahara
第 7 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 8 著者 氏名(和/英) 伊藤 卓司 / Takuji Ito
第 8 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 9 著者 氏名(和/英) 清水 照久 / Teruhisa Shimizu
第 9 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 10 著者 氏名(和/英) 栗田 公三郎 / Kozaburo Kurita
第 10 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 11 著者 氏名(和/英) 日下田 恵一 / Keiichi Higeta
第 11 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 12 著者 氏名(和/英) 森 和孝 / Kazutaka Mori
第 12 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 13 著者 氏名(和/英) 丹波 展雄 / Nobuo Tamba
第 13 著者 所属(和/英) 日立製作所デバイス開発センタ
Device Development Center, Hitachi Ltd.
第 14 著者 氏名(和/英) 加藤 直樹 / Naoki Kato
第 14 著者 所属(和/英) 日立製作所中央研究所
Central Research Laboratory, Hitachi Ltd.
第 15 著者 氏名(和/英) 宮本 和久 / Kazuhisa Miyamoto
第 15 著者 所属(和/英) 日立製作所エンタープライズサーバ事業部
Enterprise Server Division, Hitachi Ltd.
第 16 著者 氏名(和/英) 山縣 良 / Ryo Yamagata
第 16 著者 所属(和/英) 日立製作所エンタープライズサーバ事業部
Enterprise Server Division, Hitachi Ltd.
第 17 著者 氏名(和/英) 田中 広紀 / Hirotoshi Tanaka
第 17 著者 所属(和/英) 日立製作所エンタープライズサーバ事業部
Enterprise Server Division, Hitachi Ltd.
第 18 著者 氏名(和/英) 檜山 徹 / Toru Hiyama
第 18 著者 所属(和/英) 日立製作所エンタープライズサーバ事業部
Enterprise Server Division, Hitachi Ltd.
発表年月日 2000/8/17
資料番号 ED2000-117,SDM2000-99,ICD2000-53
巻番号(vol) vol.100
号番号(no) 265
ページ範囲 pp.-
ページ数 7
発行日