| 講演名 | 2000/8/17 ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法 安生 健一朗, 水野 正之, 住 能和, 深石 宗生, 若林 整, 最上 徹, 堀内 忠彦, 山品 正勝, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 1GHzを超える高い周波数で動作するマイクロプロセッサに、クロック信号をオンチップ伝送線路で分配する手法について述べる。本手法では、オンチップ伝送線路を用いてクロックバッファ間を電磁波速度で信号伝播する。これにより、トランジスタや配線形状のばらつきに起因した伝播遅延時間の変動を小さくすることでクロックスキューを低減することができる。本手法を実証するため5GHzのクロックを10×10mm^2のチップへ分配する回路を0.1μm CMOSプロセスで設計した。その結果、シミュレーションにて20ps以下のスキューで分配できることを確認した。 |
| 抄録(英) | In this paper, clock distribution scheme with on-chip transmission lines is presented. This technique allows clock signals to be transmitted in electro-magnetic speed. This results in smaller clock skew because wire delay deviation caused by device fluctuation can be ignored. The 10×10 mm^2 test chip is designed using this technique in 0.1um CMOS technology. The simulated result shows that 5-GHz clock can be distributed with less than 20-ps clock skew. |
| キーワード(和) | マイクロプロセッサ / クロック分配 / 伝送線路 |
| キーワード(英) | Microprocessor / clock distribution / transmission line |
| 資料番号 | ED2000-114,SDM2000-96,ICD2000-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2000/8/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法 |
| サブタイトル（和） | |
| タイトル（英） | ED2000-114 / SDM2000-96 / ICD2000-50 On-Chip Multi-GHz Clocking with Transmission Lines |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マイクロプロセッサ / Microprocessor |
| キーワード(2)（和/英） | クロック分配 / clock distribution |
| キーワード(3)（和/英） | 伝送線路 / transmission line |
| 第 1 著者 氏名（和/英） | 安生 健一朗 / K. Anjo |
| 第 1 著者 所属（和/英） | NECラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所 Silicon Systems Research Laboratories, System Devices and Fundamental Research, NEC Laboratories |
| 第 2 著者 氏名（和/英） | 水野 正之 / M. Mizuno |
| 第 2 著者 所属（和/英） | NECラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所 Silicon Systems Research Laboratories, System Devices and Fundamental Research, NEC Laboratories |
| 第 3 著者 氏名（和/英） | 住 能和 / Y. Sumi |
| 第 3 著者 所属（和/英） | NEC情報システムズ NEC informatec Systems, Ltd. |
| 第 4 著者 氏名（和/英） | 深石 宗生 / M. Fukaishi |
| 第 4 著者 所属（和/英） | NECラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所 Silicon Systems Research Laboratories, System Devices and Fundamental Research, NEC Laboratories |
| 第 5 著者 氏名（和/英） | 若林 整 / H. Wakabayashi |
| 第 5 著者 所属（和/英） | NECラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所 Silicon Systems Research Laboratories, System Devices and Fundamental Research, NEC Laboratories |
| 第 6 著者 氏名（和/英） | 最上 徹 / T. Mogami |
| 第 6 著者 所属（和/英） | NECラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所 Silicon Systems Research Laboratories, System Devices and Fundamental Research, NEC Laboratories |
| 第 7 著者 氏名（和/英） | 堀内 忠彦 / T. Horiuchi |
| 第 7 著者 所属（和/英） | NECエレクトロンデバイス先端デバイス開発本部 ULSI device development department, NEC Electron Device |
| 第 8 著者 氏名（和/英） | 山品 正勝 / M. Yamashina |
| 第 8 著者 所属（和/英） | NECラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所 Silicon Systems Research Laboratories, System Devices and Fundamental Research, NEC Laboratories |
| 発表年月日 | 2000/8/17 |
| 資料番号 | ED2000-114,SDM2000-96,ICD2000-50 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 265 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |