| 講演名 | 2000/8/17 ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案 菅野 雄介, 水野 弘之, 田中 一雄, 渡部 隆夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | サブ1V時代のLSIにおけるインターフェース回路に適したレベル変換回路を提案する。ここで提案する回路は、LSI内部の小振幅信号をLSI外部の大振幅信号に変換するポンプ・ホッピング・レベルアップコンバータと、大振幅信号を小振幅信号に変換する差動入力型レベルダウンコンバータである。0.14μm CMOS技術で評価したところ、外部電圧3.6Vの時にレベルアップコンバータは0.64Vまで、レベルダウンコンバータは0.5Vまで使用できることがわかった。さらに電源ノイズに対しても、従来回路に比べて高い耐性があることがわかった。 |
| 抄録(英) | We have developed a pump-hopping level-up converter and a differential-input level-down converter that enable level conversion for I/O interfacing in sub-1-V LSIs. The level-up converter transforms signals of 0.64 V to 3.6 V within 5 ns with a 0.14-μm CMOS technology. The differential input level down converter enables stable operation even at VDD of 0.5 V. These proposed level converters also provide the immunity against power-supply bouncing, which is essential for low-voltage and high-speed LSIs. |
| キーワード(和) | レベル変換回路 / インターフェース回路 / 低電圧 / 電源ノイズ / ノイズ耐性 |
| キーワード(英) | level converter / I/O circuitry / low voltage / power-supply bouncing / noise immunity |
| 資料番号 | ED2000-113,SDM2000-95,ICD2000-49 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2000/8/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案 |
| サブタイトル（和） | |
| タイトル（英） | ED2000-113 / SDM2000-95 / ICD2000-49 Level Converters with High Immunity to Power-Supply Bouncing for High-Speed Sub-1-V LSIs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | レベル変換回路 / level converter |
| キーワード(2)（和/英） | インターフェース回路 / I/O circuitry |
| キーワード(3)（和/英） | 低電圧 / low voltage |
| キーワード(4)（和/英） | 電源ノイズ / power-supply bouncing |
| キーワード(5)（和/英） | ノイズ耐性 / noise immunity |
| 第 1 著者 氏名（和/英） | 菅野 雄介 / Yusuke Kanno |
| 第 1 著者 所属（和/英） | 日立製作所中央研究所ULSI研究部 Central Research Laboratory, Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 水野 弘之 / Hiroyuki Mizuno |
| 第 2 著者 所属（和/英） | 日立製作所中央研究所ULSI研究部 Central Research Laboratory, Hitachi, Ltd. |
| 第 3 著者 氏名（和/英） | 田中 一雄 / Kazuo Tanaka |
| 第 3 著者 所属（和/英） | 日立製作所半導体グループ Semiconductor & Integrated Circuits, Hitachi, Ltd. |
| 第 4 著者 氏名（和/英） | 渡部 隆夫 / Takao Watanabe |
| 第 4 著者 所属（和/英） | 日立製作所中央研究所ULSI研究部 Central Research Laboratory, Hitachi, Ltd. |
| 発表年月日 | 2000/8/17 |
| 資料番号 | ED2000-113,SDM2000-95,ICD2000-49 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 265 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |