| 講演名 | 2000/8/17 ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案 濱本 武史, 川崎 賢, 古谷 清広, 安田 憲一, 小西 康弘, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | DDR-SDRAMに搭載されたDLL回路の高性能化に関する検討を行った。DDR-SDRAMの高速化に対応するため、DLLのスキュー及びジッターを低減する技術、及び周波数特性を向上する技術を提案した。スキュー低減技術に関しては、クロック入力初段において発生するスキューをキャンセル出来る直接位相比較方式、及びウェハーテスト時に正確なスキュー調整を可能とするウェハレベルレプリカ調整技術を提案した。更にジッター低減技術に関しては、階層ディレイライン採用時にコース遅延にファイン遅延を自動的に合わせ込むファインディレイ正規化技術を、又クロック周波数の向上に対してはディレイラインの周波数特性を改善する技術を提案した。 |
| 抄録(英) | This paper demonstrates a skew and a jitter suppressed delay locked loop(DLL) architecture used for high frequency DDR SDRAMs. Two novel replica adjusting techniques are introduced;1)a direct phase comparing architecture reduces a timing skew caused by clock input circuits, and 2)a wafer level replica adjusting technique enables a precise replica tuning at wafer test. Further, an improved delay line architecture is introduced;3)a novel delay line scheme improves its frequency characteristics, and 4)a fine delay regulating scheme suppresses a jitter caused by a hierarcy delay line architecture. |
| キーワード(和) | DDR-SDRAM / DLL / スキュー / ジッター / ディレイライン / デューティー / レプリカ / ウェハテスト |
| キーワード(英) | DDR-SDRAM / DLL / Skew / Jitter / Delay Line / Duty / Replica / Wafer Test |
| 資料番号 | ED2000-112,SDM2000-94,ICD2000-48 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2000/8/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案 |
| サブタイトル（和） | |
| タイトル（英） | ED2000-112 / SDM2000-94 / ICD2000-48 Skew and Jitter Suppressed DLL Architecture for Over 400 Mbps DDR SDRAMs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DDR-SDRAM / DDR-SDRAM |
| キーワード(2)（和/英） | DLL / DLL |
| キーワード(3)（和/英） | スキュー / Skew |
| キーワード(4)（和/英） | ジッター / Jitter |
| キーワード(5)（和/英） | ディレイライン / Delay Line |
| キーワード(6)（和/英） | デューティー / Duty |
| キーワード(7)（和/英） | レプリカ / Replica |
| キーワード(8)（和/英） | ウェハテスト / Wafer Test |
| 第 1 著者 氏名（和/英） | 濱本 武史 / Takeshi Hamamoto |
| 第 1 著者 所属（和/英） | 三菱電機(株)ULSI開発センター ULSI Development Center, Mitsubishi Electric Corp. |
| 第 2 著者 氏名（和/英） | 川崎 賢 / Satoshi Kawasaki |
| 第 2 著者 所属（和/英） | 三菱電機(株)ULSI開発センター ULSI Development Center, Mitsubishi Electric Corp. |
| 第 3 著者 氏名（和/英） | 古谷 清広 / Kiyohiro Furutani |
| 第 3 著者 所属（和/英） | 三菱電機(株)ULSI開発センター ULSI Development Center, Mitsubishi Electric Corp. |
| 第 4 著者 氏名（和/英） | 安田 憲一 / Kenichi Yasuda |
| 第 4 著者 所属（和/英） | 三菱電機(株)ULSI開発センター ULSI Development Center, Mitsubishi Electric Corp. |
| 第 5 著者 氏名（和/英） | 小西 康弘 / Yasuhiro Konishi |
| 第 5 著者 所属（和/英） | 三菱電機(株)ULSI開発センター ULSI Development Center, Mitsubishi Electric Corp. |
| 発表年月日 | 2000/8/17 |
| 資料番号 | ED2000-112,SDM2000-94,ICD2000-48 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 265 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |