講演名 1999/7/22
IP Interface Design Experiences with an On-Chip Bus
,
PDFダウンロードページ PDFダウンロードページへ
抄録(和)
抄録(英) Integration of IP cores through an on-chip bus is a process of converting IP communication protocols to a common bus protocol. To integrate IP cores it is necessary to design interface circuits between those cores and the master or slave bus interface. In addition, memory spaces should be allocated for the transactions to the slave cores in the interface design process. This paper presents some empirical considerations on IP interface design for an on-chip PI bus.
キーワード(和)
キーワード(英)
資料番号 ED99-92
発行日

研究会情報
研究会 ED
開催期間 1999/7/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Electron Devices (ED)
本文の言語 ENG
タイトル(和)
サブタイトル(和)
タイトル(英) IP Interface Design Experiences with an On-Chip Bus
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) / Kyoung-Son Jhang
第 1 著者 所属(和/英)
Hannam University
発表年月日 1999/7/22
資料番号 ED99-92
巻番号(vol) vol.99
号番号(no) 229
ページ範囲 pp.-
ページ数 6
発行日