| 講演名 | 1999/7/22 A 0.1μm CMOS Technology using W/WN_x/Polysilicon Dual Gate Electrode for 4G DRAM and Beyond , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | A 0.1μm CMOS Technology using W/WN_x/Polysilicon dual gate electrode for 4G DRAM is presented in this paper. The polymetal(W/WN_x/Polysilicon) gate is defined down to 0.12μm and it shows 3.3Ω/□ sheet resistance. We make the surface channel pMOSFET(SC-pMOSFET) with 4.5nm pure oxide gate dielectric. It shows high short channel immunity, no boron penetration and good charge-to-breakdown(Q_ |
| キーワード(和) | |
| キーワード(英) | W/WN_x/Polysilicon / 4G DRAM / dual gate electrode / tungsten / surface channel pMOSFET(SC-pMOSFET) |
| 資料番号 | ED99-81 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1999/7/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A 0.1μm CMOS Technology using W/WN_x/Polysilicon Dual Gate Electrode for 4G DRAM and Beyond |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / W/WN_x/Polysilicon |
| 第 1 著者 氏名（和/英） | / Jun-Oh Choi |
| 第 1 著者 所属（和/英） | Semiconductor Advanced Research Division, Hyundai Electronics |
| 発表年月日 | 1999/7/22 |
| 資料番号 | ED99-81 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 229 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |