| 講演名 | 1999/6/25 低エネルギーLSI向け極薄膜完全空乏型CMOS/SIMOXデバイス技術 佐藤 康博, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | CMOS/SOI (Silicon on Insulator)は低消費電力デバイスとしての期待が高い。特に完全空乏型(Fully Depleted; FD)デバイスでは,理想的なサブスレッショルド勾配を実現できるため,より一層の低消費電力化が可能となる。本稿では,FDデバイスの課題である,基板浮遊効果の抑制とソース・ドレイン部の寄生抵抗の低減を取り上げて,これらの課題を解決する技術について述べた。これら技術を導入したLSI試作の結果を述べ,FDデバイスがLSI適用可能なレベルであることを示した。 |
| 抄録(英) | CMOS/SOL (Silicon on Insulator) is very promising for the component of low power LSIs. Fully depleted devices have an ideal subthreshold slope, and thus they can realize the lower power LSIs. The technologies to suppress floating body effects and to reduce source/drain parasitic resistance, both are serious problems in FD devices, are described in this paper. Performance of test LSIs consisting of FD devices are also described. |
| キーワード(和) | SIMOX / SOI / LSI / 完全空乏型デバイス / 基板浮遊効果 / 寄生抵抗 |
| キーワード(英) | SIMOX / SOI / LSI / fully-depleted device / floating body effects / parasitic resistance |
| 資料番号 | ED99-77 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1999/6/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低エネルギーLSI向け極薄膜完全空乏型CMOS/SIMOXデバイス技術 |
| サブタイトル（和） | |
| タイトル（英） | Ultra-thin-film CMOS/SIMOX device technology for low power LSIs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SIMOX / SIMOX |
| キーワード(2)（和/英） | SOI / SOI |
| キーワード(3)（和/英） | LSI / LSI |
| キーワード(4)（和/英） | 完全空乏型デバイス / fully-depleted device |
| キーワード(5)（和/英） | 基板浮遊効果 / floating body effects |
| キーワード(6)（和/英） | 寄生抵抗 / parasitic resistance |
| 第 1 著者 氏名（和/英） | 佐藤 康博 / Yasuhiro Sato |
| 第 1 著者 所属（和/英） | NTT通信エネルギー研究所 NTT Telecommunications Energy Laboratories |
| 発表年月日 | 1999/6/25 |
| 資料番号 | ED99-77 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 146 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |