| 講演名 | 1999/6/25 アクセス時間1.9ns高速10ポートSRAM 田村 幸歳, 柳沢 勇治, 下野 完, 長谷川 政己, 飯岡 義雄, 池脇 隆司, 林 弥生, 佐藤 陽一, 内田 万亀夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | マルチメディア・通信システム向けASIC用にアクセス時間1.9nsの512ワード×9ビット10ポート(読み出し5ポート、書き込み5ポート)SRAMマクロを開発した。このなかで、1サイクル内でRAMマクロを時分割動作させるSTS(S__-uper T__-ime Sharing)技術を更に機能拡張し、3個の2ポートRAMマクロを1サイクル内で4回動作化した。加えて、先頭動作での5ポート同時読み出しで高速アクセス時間を得るとともに、0.35μmCMOSプロセスの採用で高速・高集積化を図り、512ワード×9ビット構成でアクセス時間1.9ns、サイクル時間5.7ns、マクロサイズ2090μm×1640μmを実現した。 |
| 抄録(英) | We have developed a 1.9-ns access 512 word-9bit, 10 port (with 5 read ports and 5 write ports) SRAM macro carried on ASIC for multimedia systems. To acheive the higher speed and smaller macro size, a technology called S__-uper T__-ime S__-haring SRAM (STS), which access simultaneously three core composed of 0.35um CMOS, 2 port sub macro is proposed. It is acheived high speed of 1.9-ns clock access time, 5.7-ns cycle time and small macro size of 2,090um×1,640um. |
| キーワード(和) | ASIC / マルチポートRAM / 10ポートRAM / 並列処理 / マルチメディア |
| キーワード(英) | ASIC / multi port RAM / 10 port RAM / parallel processing / multimedia |
| 資料番号 | ED99-70 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1999/6/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アクセス時間1.9ns高速10ポートSRAM |
| サブタイトル（和） | |
| タイトル（英） | A 1.9-ns 10 Port SRAM Macro using STS (Super Time Sharing) Techniques. |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ASIC / ASIC |
| キーワード(2)（和/英） | マルチポートRAM / multi port RAM |
| キーワード(3)（和/英） | 10ポートRAM / 10 port RAM |
| キーワード(4)（和/英） | 並列処理 / parallel processing |
| キーワード(5)（和/英） | マルチメディア / multimedia |
| 第 1 著者 氏名（和/英） | 田村 幸歳 / Takatoshi TAMURA |
| 第 1 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Ltd. |
| 第 2 著者 氏名（和/英） | 柳沢 勇治 / Yuuji YANAGISAWA |
| 第 2 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Ltd. |
| 第 3 著者 氏名（和/英） | 下野 完 / Yasushi SHIMONO |
| 第 3 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Ltd. |
| 第 4 著者 氏名（和/英） | 長谷川 政己 / Masami HASEGAWA |
| 第 4 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Ltd. |
| 第 5 著者 氏名（和/英） | 飯岡 義雄 / Yoshio IIOKA |
| 第 5 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Ltd. |
| 第 6 著者 氏名（和/英） | 池脇 隆司 / Takashi IKEWAKI |
| 第 6 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Ltd. |
| 第 7 著者 氏名（和/英） | 林 弥生 / Yayoi HAYASHI |
| 第 7 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Ltd. |
| 第 8 著者 氏名（和/英） | 佐藤 陽一 / Yoichi SATO |
| 第 8 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Ltd. |
| 第 9 著者 氏名（和/英） | 内田 万亀夫 / Makio UCHIDA |
| 第 9 著者 所属（和/英） | (株)日立製作所デバイス開発センタ Device Development Center , Hitachi Ltd. |
| 発表年月日 | 1999/6/25 |
| 資料番号 | ED99-70 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 146 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |