| 講演名 | 1999/6/24 低電圧CMOSデジタル回路技術の現状と展望 水野 弘之, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では、近年の低電圧CMOSデジタル回路に関する技術についで述べる。始めに現在までの回路の低電圧化要求の推移について整理した後、これまでに開発された低電圧回路技術およびその流れを、(1)待機時サブスレッショルドリーク電流削減技術、(2)動作時サブスレッショルドリーク削減技術、(3)SOIデバイスを用いたリーク削減技術に分けて紹介する。その後、これからの低電圧化技術の展望について考察を行う。 |
| 抄録(英) | This paper describes recent low-voltage CMOS digital circuit technology. After clarifying the history of a demand for lower voltage, we review the history of low-voltage circuits with classifying into three categories:(1) Subthreshold leakage current reduction scheme during a standby mode (2) that during an active mode and (3) that with using SOI devices. Finally future perspective is discussed. |
| キーワード(和) | 低電圧 / 低電力 / CMOS / サブスレッショルドリーク / 基板バイアス |
| キーワード(英) | Low-Voltage / Low-Power / CMOS / Subthreshold leakage / Substrate bias |
| 資料番号 | ED99-66 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 1999/6/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低電圧CMOSデジタル回路技術の現状と展望 |
| サブタイトル（和） | |
| タイトル（英） | Low-Voltage CMOS Digital Circuits : Present and Future |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低電圧 / Low-Voltage |
| キーワード(2)（和/英） | 低電力 / Low-Power |
| キーワード(3)（和/英） | CMOS / CMOS |
| キーワード(4)（和/英） | サブスレッショルドリーク / Subthreshold leakage |
| キーワード(5)（和/英） | 基板バイアス / Substrate bias |
| 第 1 著者 氏名（和/英） | 水野 弘之 / Hiroyuki Mizuno |
| 第 1 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 発表年月日 | 1999/6/24 |
| 資料番号 | ED99-66 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 145 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |